数字电路-触发器
数字电路实验报告触发器
一、实验目的1. 理解触发器的概念、原理和功能。
2. 掌握触发器的分类、结构和逻辑功能。
3. 通过实验，验证触发器的逻辑功能，加深对触发器原理的理解。
二、实验原理触发器是一种具有记忆功能的电路，可以存储1个二进制位的信息。
它有两个稳定的状态：SET（置位）和RESET（复位）。
触发器的基本结构是RS触发器，由两个与非门组成，其逻辑功能可用真值表表示。
触发器按触发方式可分为同步触发器和异步触发器；按逻辑功能可分为RS触发器、D触发器、JK触发器和T触发器等。
三、实验仪器与材料1. 74LS74双D触发器芯片2. 74LS02四2输入与非门芯片3. 74LS00四2输入或非门芯片4. 74LS20四2输入或门芯片5. 74LS32四2输入与门芯片6. 74LS86四2输入异或门芯片7. 74LS125八缓冲器芯片8. 74LS126八缓冲器芯片9. 电源10. 示波器11. 信号发生器12. 逻辑笔四、实验内容1. RS触发器实验（1）搭建RS触发器电路：将74LS74芯片的Q1端与Q2端连接，Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察RS触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端S和R的值。
（3）分析RS触发器逻辑功能：根据真值表分析RS触发器的逻辑功能，得出结论。
2. D触发器实验（1）搭建D触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
将74LS02的输出端分别连接到74LS20的输入端和74LS32的输入端。
（2）观察D触发器逻辑功能：通过逻辑笔观察Q1端和Q2端的输出状态，记录下不同输入端D的值。
（3）分析D触发器逻辑功能：根据真值表分析D触发器的逻辑功能，得出结论。
3. JK触发器实验（1）搭建JK触发器电路：将74LS74芯片的Q1端接与非门74LS02的输入端，Q2端接与非门74LS02的输入端。
数字电子技术基础-第四章-触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
数字电路--触发器原理
2、CP＝1时跟随，下降沿到来时才锁存， 锁存的内容是CP下降沿瞬间D的值。
D (b) CP 符号
(二)工作原理：
(a)
将S=D、R=D代入同步SR触发器的特性方程，得D锁存器的特性方程：
Q* S RQ = D+ DQ = D
CP=1期间有效
第五章
• §5.1 概述
• §5.2 SR 锁存器ne NhomakorabeatQ
0
1
Q
S
R
Q 0
1
& &
0
S
1
0
R
①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成0状态，这种情况称将锁存器置0或复位。 R端称为置0端或复位端。
ok
Q
1
0
Q
S 1
R 0
Q 0 1
&
&
0
1
S
0
1
R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成1状态，这种情况称将锁存器置1或置位。
Q* Q
Q* 0
保持 置0 置1
特 性 表
0 0 1 1 1 1
Q* 1
Q* Q
翻转
主要特点
①主从JK触发器采用主从控制结构，从根本上解决了输入信号直 接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来 时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。
二、触发器的两个基本特点： 1.具有两个稳定状态—0状态和1状态 2.能够接收、保存和输出信号
数字电路触发器
S：置位（置1）端 R：复位（置0）端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下， 两输出端旳状态 保持相反。一般 以Q端旳逻辑电 平表达触发器旳 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路：
(1) 无震颤开关电路
Q
Q
＆＆
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置 之前其机械触头将要震颤几 次。图4-3电路能够处理震颤 问题。
设初始时Ｋ接Ｒ端，基本原 理如下：
a.Ｋ由右扳向左端，而且震颤几次，相当于ＲＳ＝１０
（或１１）
1
K
1
＆
0
G8 1
＆ G6
0
B
＆
1
G4
＆ G2
Q
01
0
0
10
CP
设触发器原
＆ 01
G9
（a）
1
Rd
主从状 态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原 态为“1”态
＆ G7
F主
＆ G8
Sd
A
1
Q’
＆ G5
＆ G3
Q’ F从
＆ G6 B
＆ G4
＆ G1
＆ G2
[全]数字电路--D触发器
![[全]数字电路--D触发器](https://img.taocdn.com/s3/m/229f4a7add3383c4ba4cd2d7.png)
数字电路--D触发器
2．维持阻塞D触发器
工作原理：
1）CP = 0时，G3、G4被封锁，触发器维持原态不变。
2）CP的上升沿到来时：
①D = 0，则Q5 = 1，Q6= 0，Q3 = 0，Q4 = 1，触发器置“0”，Q = 0，
Q 非= 1；G3输出端到G5输入端的连线叫做“置0维持线”。
②D =1，则Q5 = 0，Q3 = 1，Q6= 1，Q4= 0，触发器置“1”，Q = 1，Q 非= 0；G4输出端到G6输入端的连线叫做“置1维持线”。
维持阻塞触发器不会有空翻现象
维持阻塞D触发器就是D触发器。
由于是上升沿触发，又称为边沿D触发器。
五、T触发器（受控翻转型触发器）
4．测试电路
（1）对照测试线路图和装配图进行检查，仔细检查电路中各电路是否安装正确，导线、焊点是否符合要求，检查有极性器件是否安装并连接正确。
（2）用万用表R×1挡测电源与地之间的电阻。
发现短路，应先检查，排除短路点。
（3）检查无误后，按集成电路标记口的方向插上集成电路，方可通电测试。
数字电路的基本逻辑单元
数字电路的基本逻辑单元数字电路的基本逻辑单元是构建各种复杂数字系统的基础。
以下是一些基本的逻辑单元：1.逻辑门（AND,OR,NOT等）逻辑门是基本的逻辑运算单元，用于实现逻辑函数。
其中，AND 门、OR门和NOT门是最基本的逻辑门。
这些逻辑门可以组合起来实现复杂的逻辑函数。
2.触发器（Flip-Flop）触发器是数字电路中最基本的存储单元，它有两个稳定状态，可以用于存储二进制数据。
触发器通常用于构建计数器、移位器等电路。
3.寄存器（Register）寄存器是一种用于存储数据的电路，它可以用于临时存储数据或者作为计数器使用。
寄存器通常由一组触发器组成，每个触发器存储一位二进制数据。
4.译码器（Decoder）译码器是一种将高位数据转换为低位数据的电路。
它可以将一个n位二进制数转换成一个2^n个输出端的电路，每个输出端对应一个二进制数。
5.编码器（Encoder）编码器是一种将低位数据转换为高位数据的电路。
它将一个n位二进制数编码为一个m位的输出信号，其中m>n。
编码器的输出信号可以用于控制开关、显示等装置。
6.多路复用器（Multiplexer）多路复用器是一种将多个输入信号组合成一个输出信号的电路。
它可以通过选择不同的输入信号来获得所需的输出信号。
多路复用器通常用于实现数据选择器、数据分配器等电路。
7.多路解复用器（Demultiplexer）多路解复用器是一种将一个输入信号分解成多个输出信号的电路。
它将一个输入信号分成多个输出信号，每个输出信号对应一个数据通道。
多路解复用器通常用于实现数据分配器、数据选择器等电路。
8.比较器（Comparator）比较器是一种用于比较两个输入信号大小的电路。
如果两个输入信号相等，则比较器的输出为高电平；否则，输出为低电平。
比较器通常用于在排序算法或查找算法中比较数值。
9.算术逻辑单元（ALU）算术逻辑单元是一种进行算术运算和逻辑运算的电路。
它可以执行加减乘除等基本算术运算，以及与、或、非等基本逻辑运算。
数字电路触发器
时序测试
检查触发器在时钟信号的驱动下是否 能够准时地翻转状态，并确保建立时 间和保持时间满足设计要求。
鲁棒性测试
模拟各种异常情况，如电源电压波动、 时钟信号抖动等，以检验触发器的鲁 棒性和稳定性。
触发器的测试实例
JK触发器测试
通过设置不同的J和K输入信号， 观察触发器的输出状态，验证其 功能正确性。
平时，输出状态保持不变。
T触发器和T'触发器
总结词
T触发器和T'触发器是特殊类型的触发器，具有时钟控制的功能。
详细描述
T触发器和T'触发器只有一个输入端T和一个输出端Q。在时钟信号的上升沿时，T触发器的输出状态会 翻转；在时钟信号的下降沿时，T'触发器的输出状态会翻转。如果T为高电平，则T触发器的输出状态 会一直保持高电平；如果T为低电平，则T'触发器的输出状态会一直保持低电平。
D触发器
总结词
D触发器是一种边沿触发的触发器，只在时钟信号的上升沿或下降沿时触发。
详细描述
D触发器只有一个输入端D和两个输出端Q和Q'。在时钟信号的上升沿或下降沿时，D触发器的输出状态会根据输 入端D的状态而改变。如果D为高电平，则Q为高电平，Q'为低电平；如果D为低电平，则Q为低电平，Q'为高电 平。
02
存储功能
触发器能够存储二进制信息，并 在时钟信号的下一个边缘再次翻来自转。04输入特性
触发器有两个输入端，分别用于 接收数据输入和控制信号。
触发器的参数
01
建立时间
触发器在时钟信号的边缘之前需要 接收数据的时间。
传播延迟
从时钟信号的边缘到触发器输出稳 定状态所需的时间。
03
数字电路(第四章触发器)
同步式触发器——电平触发方式，一般高电平触发； 维持阻塞触发器——边沿触发方式，一般上升沿触发；
边沿触发器——边沿触发方式，一般下降沿触发；
主从触发器——主从触发方式。
14
时钟输入CP： 时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：
又叫控制输入端。四种触发器：SR—S，R；D—D； JK—J，K；T—T。 初态Qn: 可称现态，某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲（CP）作用下，工作 过程分两个阶段（双拍工作方式）。
1）CP=1，主触发器接收控制信号J、K，状态反映 在 Q' 和 Q' 上， CP = 0 从触发器被封锁，保持原来状态。 2）在CP下降沿（负跳变时刻），从触发器向主触发器看齐。 负跳变时，主触发器被封锁，保持原状态不变。此时，从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。（新状态）
15
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式） 在一定控制输入下，在时钟脉冲作用前后，初态向次态转 化的规律（状态转换真值表） 激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（Qn—Qn+1），应 有怎样的控制输入条件。
数字电路与逻辑设计第4章触发器(Flip Flop)
4.1 概述
一、触发器概念
Flip - Flop，简写为 FF， 又称双稳态触发器。
触发器是一种具有记忆功能，能存储1位二进制信息(0 或1)的逻辑电路。
有一个或多个输入，两个互反的输出（Q和Q）。 通常用Q端的状态代表触发器的状态。
二、触发器的分类
基本RS触发器(RSFF)又称SR锁存器，是触发器中最简 单的一种，也是各种其他类型触发器的基本组成部分。
一、TFF
（1）功能表
T
Qn
Qn+1
0
0
0
0
1
1
1
0
1
1
1
0
简化的功能表
（2）特征方程
Qn1 TQn TQ n T Qn
说明：(1)一般不单独生产，由其他触发器转换而得。 (2)触发方式由被转换的触发器决定。
触发器总结
触发器是具有记忆功能的的逻辑电路，每个触发器 能存储一位二进制数据。
(4)波形图
强调触发方式
结构不做要求
边沿JKFF的逻辑符号：
1J C1 1K
J CP K
(下 圆c) 降圈国沿)触标(发小符号
次态方程： 功能表：
一、TFF
三、TFF和TFF
在数字电路中，凡在CP时钟脉冲控制下，根据输入 信号T取值的不同，具有保持和翻转功能的电路，即当 T=0时能保持状态不变，T=1时，每来一个CP的上升沿 (或下降沿)，触发器的状态就翻转一次。
1
(6). 波形图 又称时序图，它反映了触发器的输出状态随时间和输
入信号变化的规律。
在任何时刻，输入都能直接改变输出的状态。
2.钟控原理
触发器的原理和类型
触发器的原理和类型触发器是一种用于存储和检测信号状态的部件，它是数字电路中的重要组成部分。
触发器有各种类型和实现方式，其原理和类型既包括基本触发器，如RS触发器、D触发器、JK触发器和T触发器，也包括复杂的触发器，如边沿触发器和级联触发器等。
下面我将详细介绍触发器的原理和各种类型。
触发器的原理：触发器的原理基于电子器件的存储和切换能力，通过控制输入信号和时钟信号的组合，实现数据的存储和传输。
触发器由至少两个稳定的稳态组成，具有一定的存储功能。
当触发器的时钟信号到来时，根据输入信号的状态改变触发器的输出。
触发器的原理可以从两方面来理解。
首先，触发器可以看作是组合逻辑电路和存储元件的结合。
其次，触发器也可以看作是一个时序电路，其输出的稳定状态受到时钟信号的控制。
触发器的类型：触发器的类型很多，以下是常见的几种类型：1. RS触发器：RS触发器是最基本的触发器之一，它由两个交叉连接的非门组成。
它有两个输入端，分别是设置输入（S）和复位输入（R）。
当设置输入为1时，触发器的输出为1；当复位输入为1时，触发器的输出为0；当两个输入都为0时，触发器的输出不变。
RS触发器的特点是可以自锁。
2. D触发器：D触发器是最常用的触发器之一，也是RS触发器的一种变体。
D触发器有一个数据输入（D）和一个时钟输入（CLK），当时钟信号到来时，D触发器将输入数据存储，并且在时钟信号边沿将其传递给输出。
D触发器可以用来实现各种功能，如数据存储、寄存器和移位寄存器等。
3. JK触发器：JK触发器是在RS触发器的基础上发展起来的。
它有两个输入端，即J输入和K输入，和一个时钟输入。
JK触发器的输入方式使其比RS触发器更灵活。
当J为1，K为0时，JK触发器的输出将置1；当J为0，K为1时，JK 触发器的输出将置0；当J和K同时为1时，JK触发器的输出将取反；当J和K 同时为0时，JK触发器的输出不变。
4. T触发器：T触发器是一种特殊的JK触发器，其输入端只有一个T输入和一个时钟输入。
数字电路实验报告-触发器的基本逻辑功能
电学实验报告模板实验原理1．触发器的触发方式（1）电平触发方式电平触发方式的特点是：时，输出与输入之间通道“透明”，输入信号的任何变化都能引起输出状态的变化。
当时，输入信号被封锁，输出不受输入影响，保持不变。
（2）边沿触发方式边沿触发方式的特点是：仅在时钟CP信号的上升沿或下降沿才对输入信号响应。
触发器的次态仅取决于时钟CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出端状态没有影响。
2．边沿JK触发器图1 下升沿触发JK触发器逻辑符号图1所示为下降沿触发JK触发器的逻辑符号。
下降沿JK触发器的特性表如表1所示。
表1 下降沿JK触发器特性表JK触发器的特性方程为：实验仪器（1）74LS112引脚图图2 74LS112引脚图图2所示为集成电路芯片74LS112的引脚图。
芯片包含两个带有异步置位复位端的下降沿JK触发器。
（2）测试74LS112的逻辑功能图3 测试74LS112的逻辑功能实验电路按照图3连接电路。
JK触发器的Q和（芯片5和6号引脚）各接一个发光二极管用以观察触发器的输出逻辑电平。
第1步：置，则，。
置，CP输入单次脉冲，Q和不变。
改变 J或K ，再次使 CP输入单次脉冲，Q和仍不变。
第2步：置，则，。
重复第1步的过程。
第3步：置。
置, , CP输入单次脉冲，Q和不变。
置, , CP输入单次脉冲，，。
置, , CP输入单次脉冲，，。
置, , CP输入单次脉冲，Q和均翻转。
CP再次输入单次脉冲，Q和均再翻转。
将实验数据记录在表2。
表2 74LS112的逻辑功能实验记录表实验结果及分析。
数字电子技术基础第五章触发器
S
(a)
(a)防抖动开关电路图
uA Q uB Q
Q
反跳
反跳
Q (b)
(b)开关反跳现象及改善后的波形图
20
5.3 同步触发器
实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定的矩形脉冲。
具有时钟脉冲控制的触发器称为时钟触发器，
又称钟控触发器。
同步触发器是其中最简单的一种，而 基本 RS 触发器称异步触发器。
21
(一)同步 RS 触发器
1. 电路结构与工作原理 Q 基本 RS 触发器 Q
G1
S1 Q3 G3
G2
Q4 R1 G4
S
10 CP
R
增加了由时钟 CP 控制的门 G3、G4
工作原理 ★ CP = 0 ，G3、G4 被封锁。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。
的作用下，状态转换的 方向。
尾端：表示现态，箭头
指向表示次态。
16
(3) 特征方程（也称为状态方程或次态方程）
RD SD Qn Qn+1
说明
0 0 0 × 触发器状态不定
0 0 1×
0 1 0 0 触发器置 0 0110
1 0 0 1 触发器置 1 1011
1 1 0 0 触发器保持原状态不变 1111
9
2. 工作原理及逻辑功能 Q 1 触发器被置 1 0 Q
G1
G2
11
0 SD
输入 RD SD 00 01 10 11
输出 QQ
01 10
三种触发器的工作原理
三种触发器的工作原理触发器是一种数字电路元件，用于存储和控制电平信号，常用于时序电路和数字电路中。
触发器有多种类型，常见的有RS触发器（或称为SR触发器）、JK触发器和D触发器。
这三种触发器的工作原理如下：1.RS触发器（或SR触发器）：RS触发器是最简单的一种触发器，其主要由两个交叉反馈的与门组成。
RS触发器有两个输入端（S和R）和两个输出端（Q和Q'）。
当S=0、R=1时，Q=1、Q'=0；当S=1、R=0时，Q=0、Q'=1；当S=0、R=0时，Q和Q'保持原有状态；当S=1、R=1时，触发器进入禁忌状态。
RS触发器的工作原理主要是通过输入信号的不同组合来改变输出信号的状态，从而实现存储和控制功能。
2.JK触发器：JK触发器是一种扩展的RS触发器，通过连接两个RS触发器构成，其中一个是J输入，另一个是K输入。
JK触发器与RS触发器的不同之处在于，当J=K=0时，保持原有状态；当J=1、K=0时，Q=1、Q'=0；当J=0、K=1时，Q=0、Q'=1；当J=K=1时，触发器反转状态。
JK触发器的工作原理主要是通过输入信号的不同组合来改变输出信号的状态，并且在J=K=1时实现触发器的反转操作。
3.D触发器：D触发器是最常用的一种触发器，它有一个输入端D和两个输出端（Q和Q'）。
D触发器可以看作是JK触发器的简化版本，当D=0时，Q=0、Q'=1；当D=1时，Q=1、Q'=0。
D触发器的工作原理主要是通过输入信号D的状态来改变输出信号的状态，从而实现存储和控制功能。
与RS触发器不同的是，D触发器没有禁忌状态，因此在设计和使用时更加方便和容易。
总结起来，这三种触发器（RS触发器、JK触发器和D触发器）都是通过输入信号的不同组合来改变输出信号的状态。
它们在应用中可以实现不同的存储和控制功能，如时序电路的状态存储、计数器、寄存器等。
触发器的工作原理
触发器的工作原理触发器是数字电路中常见的一种元件，它能够在接收到特定的输入信号时产生相应的输出。
触发器在数字系统中扮演着重要的角色，它可以用来存储信息、进行时序控制等。
本文将介绍触发器的工作原理，以及常见的几种触发器类型。
触发器的工作原理可以简单地理解为它能够在特定的时钟信号下，根据输入信号的状态改变输出状态。
触发器内部通常由若干门电路构成，这些门电路能够实现存储功能，从而实现对输入信号的存储和输出。
触发器一般由触发脉冲、数据输入、时钟输入和数据输出等部分组成。
在触发器的工作中，时钟信号起着至关重要的作用。
当时钟信号到来时，触发器会根据数据输入的状态来改变输出状态。
不同类型的触发器对时钟信号的响应方式有所不同，比如边沿触发器和电平触发器。
边沿触发器会在时钟信号的上升沿或下降沿发生时做出响应，而电平触发器则是在时钟信号保持高电平或低电平时才做出响应。
常见的几种触发器类型包括RS触发器、D触发器、JK触发器和T触发器等。
它们各自具有不同的特点和适用场景。
RS触发器由两个输入端S和R组成，它能够实现数据的存储和传输。
D触发器是最简单的一种触发器，它只有一个数据输入端D，能够实现数据的存储和传输。
JK触发器则是在RS触发器的基础上做出了改进，它能够避免出现禁止状态。
T触发器则是一种特殊的触发器，它能够实现数据的频率除法。
总之，触发器作为数字电路中的重要元件，其工作原理和类型多种多样。
通过对触发器的工作原理进行深入理解，我们能够更好地应用触发器在数字系统中，实现各种功能。
希望本文能够帮助读者更好地理解触发器的工作原理，从而更好地应用于实际工程中。
数字电路触发器实验报告
一、实验目的1. 理解触发器的原理和功能。
2. 掌握触发器的电路组成和基本工作原理。
3. 学习触发器在数字电路中的应用。
4. 提高实验操作能力和分析问题的能力。
二、实验原理触发器是一种具有记忆功能的数字电路，它能够保存一个二进制状态。
触发器的基本类型有RS触发器、JK触发器、D触发器等。
本实验以RS触发器为例，介绍触发器的原理和功能。
RS触发器由两个与非门组成，其中S为置位端，R为复位端，Q为输出端，Q'为输出端的反相端。
当S=0，R=1时，触发器被置位，Q=1，Q'=0；当S=1，R=0时，触发器被复位，Q=0，Q'=1；当S=0，R=0时，触发器保持原状态；当S=1，R=1时，触发器处于不定状态。
三、实验仪器与设备1. 数字电路实验箱2. 74LS00集成电路（与非门）3. 逻辑电平开关4. 逻辑电平显示器5. 连接线四、实验步骤1. 连接电路根据实验原理图，将两个与非门连接起来，构成RS触发器。
具体连接方式如下：（1）将与非门的输入端A1、A2分别连接到逻辑电平开关；（2）将与非门的输出端Y1、Y2分别连接到逻辑电平显示器；（3）将与非门的输出端Y1连接到与非门的输入端B1，将与非门的输出端Y2连接到与非门的输入端B2。
2. 观察触发器状态（1）打开电源，将S端置为0，R端置为1，观察Q和Q'端的状态，记录下来；（2）将S端置为1，R端置为0，观察Q和Q'端的状态，记录下来；（3）将S端置为0，R端置为0，观察Q和Q'端的状态，记录下来；（4）将S端置为1，R端置为1，观察Q和Q'端的状态，记录下来。
3. 分析实验结果根据实验步骤观察到的触发器状态，分析触发器在不同输入下的工作原理，验证触发器的功能。
五、实验结果与分析1. 观察到当S=0，R=1时，触发器被置位，Q=1，Q'=0；2. 观察到当S=1，R=0时，触发器被复位，Q=0，Q'=1；3. 观察到当S=0，R=0时，触发器保持原状态；4. 观察到当S=1，R=1时，触发器处于不定状态。
数字技术电路课件第五章 触发器
5.2
一、 主从RS触发器 1．电路结构
主从触发器
Q Q
由两级同步RS触
发器串联组成。 G1～G4组成从触 发器，G5～G8组 成主触发器。 CP 与CP’互补， 使两个触发器工
CP Q ┌ Q ┌
从 G1 & 触 发 器 G 3 & & G2
&
G4
1R C1 1S
Q' G5 & 主 触 发 器 G7 & R &
知输入R、S的波形图，画出两输出端的波形图。 解： 由表 5.1.1 知，当 R、 S都为 高电平时，触发器保持原状 态不变；当S 变低电平时， 触发器翻转为1状态；当R 变低电平时，触发器翻转为 0 状态；不允许 R 、 S 同时为 低电平。
R S
Q Q
2．用或非门组成的基本RS触发器
Q Q
Q Q
Q ┌ Q ┌
Q ┌ Q ┌ C1 1T
Q
n1
T Q TQ
n
n
当 T 触发器的输入控制端为 T=1 时， 称为T’触发器。 T’触发器的特性方程为：
1K C1 1J
Q n1 Q n
CP
T
4．主从JK触发器存在的问题——一次变化现象
例5.2.2 已知主从 JK触发器 J、 K的波形如图所示，画出输出 Q的波形 图（设初始状态为0）。
Q' G6 1 G9
作在两个不同的
时区内。
&
G8 S
CP
2．工作原理
主从触发器的触发翻转分为两个节拍： （1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发器 工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号 R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的 状态。 特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。
数电实验报告_触发器
一、实验目的1. 理解触发器的概念和基本原理；2. 掌握触发器的逻辑功能和应用；3. 熟悉触发器电路的搭建和调试方法；4. 通过实验验证触发器的功能和应用。
二、实验原理触发器是一种具有记忆功能的电子电路，能够存储一个二进制信息。
它根据输入信号的变化，在一定的条件下可以改变其输出状态，从而实现数据的存储和传递。
触发器是数字电路中的基本单元，广泛应用于计数器、寄存器、存储器等数字系统中。
触发器主要分为两大类：电平触发器和边沿触发器。
电平触发器在输入信号保持一定电平期间，输出状态才会发生变化；而边沿触发器仅在输入信号的跳变沿处改变输出状态。
常见的触发器有RS触发器、D触发器、JK触发器和T触发器等。
以下分别介绍这些触发器的原理和逻辑功能。
1. RS触发器：由两个与非门交叉耦合而成，具有两个输入端（S、R）和两个输出端（Q、Q'）。
当S=0，R=1时，触发器置1；当S=1，R=0时，触发器置0；当S=0，R=0时，触发器保持原状态；当S=1，R=1时，触发器处于不确定状态。
2. D触发器：由一个与非门和两个反相器组成，具有一个输入端（D）和两个输出端（Q、Q'）。
当输入信号D变化时，触发器的输出状态随之变化，即D=1时，Q=1；D=0时，Q=0。
3. JK触发器：由两个与非门交叉耦合而成，具有两个输入端（J、K）和两个输出端（Q、Q'）。
当J=K=0时，触发器保持原状态；当J=1，K=0时，触发器置1；当J=0，K=1时，触发器置0；当J=K=1时，触发器翻转。
4. T触发器：由一个与非门和两个反相器组成，具有一个输入端（T）和两个输出端（Q、Q'）。
当T=1时，触发器翻转；当T=0时，触发器保持原状态。
三、实验内容及步骤1. 触发器电路搭建：根据实验原理，搭建RS触发器、D触发器、JK触发器和T触发器电路。
2. 触发器功能测试：通过改变输入信号，观察输出端Q的逻辑信号及其下一逻辑状态，验证触发器的逻辑功能。
触发器的分类及其特点
触发器的分类及其特点触发器是数字电子电路中常用的一种存储元件，用于存储和改变数据信号的状态。
它在各种数字电路和系统中有广泛的应用，常见的触发器有RS触发器、D触发器、JK触发器和T触发器。
本文将就这四类触发器进行分类及介绍其特点。
一、RS触发器RS触发器是最基本的触发器之一，由两个交叉反馈的与非门组成。
它有两个输入端R和S以及两个输出端Q和\(\bar{Q}\)。
RS触发器有两种状态：置位状态和复位状态。
当输入端为R=0，S=1时，触发器处于置位状态，输出端Q=1，\(\bar{Q}\)=0；当输入端为R=1，S=0时，触发器处于复位状态，输出端Q=0，\(\bar{Q}\)=1。
当输入端为R=1，S=1时，触发器的状态不确定。
RS触发器的特点是简单、易于构造，但容易出现状态不确定的问题。
二、D触发器D触发器是基于RS触发器演变而来，只需一个数据输入端D。
D触发器可以看作是RS触发器的一种特殊形式，其中R与\(\bar{S}\)连接在一起，S与\(\bar{R}\)连接在一起。
D触发器有两个状态：存储状态和传输状态。
当输入端D=0时，触发器保持之前的状态；当输入端D=1时，触发器的状态将被改变为与之前相反的状态。
D触发器的特点是状态稳定，适用于时钟信号控制的应用。
三、JK触发器JK触发器是由RS触发器进一步演变而来，具有较高的灵活性和可靠性。
它有两个输入端J、K和两个输出端Q、\(\bar{Q}\)。
JK触发器有四种状态：禁止状态、置位状态、复位状态和翻转状态。
当输入端为J=0，K=0时，触发器处于禁止状态，无论之前的状态如何，都将保持不变；当输入端为J=1，K=0时，触发器处于置位状态，输出端Q=1，\(\bar{Q}\)=0；当输入端为J=0，K=1时，触发器处于复位状态，输出端Q=0，\(\bar{Q}\)=1；当输入端为J=1，K=1时，触发器处于翻转状态，输出端将翻转。
JK触发器的特点是功能丰富，可以实现各种状态的转换。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
见讲义 P220~240
4-3-4 边沿型触发器
4-3-5 触发器逻辑功能的转换
4-3-6 施密特触发器
4-3-7 单稳态触发器
4-3-1 概述
触发器： 分单稳态触发器与双稳态触发器，
有一个稳定状态和一
个暂时状态。电路只有 一个输出端，在没有触 发信号时，电路的输出 状态固定在高电平或低 电平，当有触发信号 时，电路的输出从稳态 翻转到暂态，维持一段 时间后自动返回稳态。
（三）状态转换图与特征方程
（１）状态转换图
真值表
KJ
00 10 01 11
Qn+1
Qn 0 1 Q
状态转换真值表
Qn Qn+1 J
K
0000
1100
0001
1001
0110
1110
0111
1011
J=1 K=
J=0 K=
0
1
J= K=0
状态 0 J= K=1 状态 1
状态转换图
（２）特征方程
RS
Qn+1
0
0
Qn
011
100 11Ф
（3）特征方程
Q n 1
S
RQ n
SR 0
约束条件不 能同时为1。
（4）时钟控制R-S触发器逻辑功能波形图
假设CP=1时，控制输入不改变。 对脉冲宽度的要求严格：例如，构成移位寄存器时， 脉宽大于三个、小于四个“与非”门的平均延迟时间。
4-3-3 主从触发器
状态转换真值表
Qn Qn+1 J
K
0000
1100
0001
1001
0110
1110
0111
1011
卡诺图中对 应格中填入1
Qn1 JQn KQn
（四）J-K触发器对激励信号的要求 J-K触发器的工作波形
三、触发器分类：
按触发方式分：电位触发方式、主从触发方式及边沿触发方式。
按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器。
4-3-2 R-S触发器
一、电路图与逻辑符号
（1）逻辑符号 （2）由两个“与非”门构成的R-S触发器电路图
RD，SD：输入 ；Q， Q ：输出 两个稳定状态： RD=1，SD=1，Q=1： Q =0
RD=1，SD=1，Q=0： Q =1
1
0
0
1
RD、SD为1
1
输出不1 变
1
1
二、真值表
1
0
0
1
1
1
0
1
1
0
0
0
RD=0，SD=1：Q =1，Q=0 RD=1，SD=0：Q =0，Q=1 RD=0，SD=0：Q =Q=1，不稳定
RD=1，SD=1：Q 、Q（不变）
真值表 RD、SD同时变
RD
S为D 1时，Q输出Q不稳定。
0101
1010
0 0 不定（Ф）
11
不变
真值表
RD
SD
01
110 不定（Ф）
不变
RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示。） SD：置1或置位端（低电平置１） Q： 触发器原端或1端
Q ：触发器非端或0端
三、状态转换真值表及特征方程
真值状表态真转值换表真值表：输入信号
有两个稳定状态， 在触发信号的作用下, 从一种状态转换到另 一种状态，简称为触 发器 。
4-3-1 概述
一、触发器
能够存储一位二进制信息的基本单元。
二、触发器特点：
1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2.在适当输入信号作用下，可从一种状态翻转到另一种状态；
在输入信号取消后，能将获得的新状态保存下来。
第四章 基本数字电路
第三节 触发器
本节任务：
（1）触发器：是记忆元件 、有反馈 、输出与原来状态有关。
（2）触发器分类。 （3）触发器外部逻辑功能、触发方式。
本节重点：
通过学习触发器， 建立时序的概念， 为后续章节的学习打好基础。
第三节 触发器
4-3-1 概述
4-3-2 R-S触发器 4-3-3 主从触发器
一、主从触发器 钟控Ｒ-Ｓ触发器在CP＝１时，Ｒ、Ｓ变化引起输出多次改变。 主从触发器有：Ｒ－Ｓ主从触发器、记数型主从触发器、Ｔ
触发器及Ｊ－Ｋ主从触发器。
S
&
QM &
&
&
Q
& &
R
C
1
主触发器
& &
Q
从触发器
CP R S Qn+1主 0 × × Qn主 1 0 0 Qn主
1 01 1
1 10 0 1 1 1 1*
CP R S Qn+1 主
0 × × Qn 主
1
00
Qn 主
1 01 1
1 10 0 1 1 1 1*
Qn
RnSn
主
00
01
11
10
00 1×0
11 1×0
(Qn+1 主)
Q n1主 S R Q n 主 S R Q n RS 0
4-3-3 主从触发器
二、主从Ｊ－Ｋ触发器 （一）逻辑符号
或非门构成的RS触发器见P233
常见集成基本RS触发器的逻辑符号
型号 74279 4043 4044
功能 四与非结构RS触发器 四或非结构RS触发器 四与非结构RS触发器
说明 置位、复位信号低电平有效 置位、复位信号高电平有效 置位、复位信号低电平有效
R1
S1 Q1
Q
S1
R2 S2
Q2
R3 S3 Q3 S3
与R原D 态、SD次态之Q间的关Q 系。
0101 QQ101nn+1：：原新001状状态态((不或或1定现不次（态变态Ф))0）
卡诺图
状态转换真值表
RD
SD
Qn
Qn+1
0 0 0Ф
0 0 1Ф
0
1
0
0
0
1
1
0
1
0
0
1
1011
1100
1
1
1
1
特征方程
Q
n
1
SD
R DQn
R D SD 1
约束条件，不 能同时为零。
S=1，R=0：Qn+1=1
S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф
控制输入端R、S通过 “非”门作用于 基本R-S触
发器。
（2）真值表
CP=1： S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф
钟控R-S触发器真值表
Ｊ、Ｋ：输入 ＣＰ：时钟控制输入
ＲＤ、ＳＤ：异步置０、置１（不受ＣＰ限制）
Ｑ、Q ：输出
（二）逻辑功能
从触发器 主触发器
真值表
KJ
00 10 01 11
Qn+1
Qn 0 1 Q
Ｋ与Ｒ对应， Ｊ与Ｓ对应。
由两个钟控Ｒ－Ｓ触发器构成 CP=1: 主触发器接受激励信号并翻转稳定 CP=0：从触发器接受主触发器状态并翻转稳定
R4 S4
Q4
74279
EN
EN
R1 S1
1
Q
R1 S1
1
Q
R2 S2
2
R2 S2
2
R3 S3
3
R3 S3
3
R4 S4
4
R4 S4
4
4043
4044
四、钟控R-S触发器
增加一个控制端，在其控制下，触发器的状态随输入变化。
（1）电路图与逻辑符号 CP=0：状态不变
基本R-S触发器 输入端均为1。
CP=1 ：S=0，R=0：Qn+1=Qn