数字电路-触发器

RS
Qn+1
0
0
Qn
011
100 11Ф
（3）特征方程
Q n 1
S
RQ n
SR 0
约束条件不 能同时为1。
（4）时钟控制R-S触发器逻辑功能波形图
假设CP=1时，控制输入不改变。 对脉冲宽度的要求严格：例如，构成移位寄存器时， 脉宽大于三个、小于四个“与非”门的平均延迟时间。
4-3-3 主从触发器
三、触发器分类：
按触发方式分：电位触发方式、主从触发方式及边沿触发方式。
按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器。
4-3-2 R-S触发器
一、电路图与逻辑符号
（1）逻辑符号 （2）由两个“与非”门构成的R-S触发器电路图
RD，SD：输入 ；Q， Q ：输出 两个稳定状态： RD=1，SD=1，Q=1： Q =0
RD=1，SD=1，Q=0： Q =1
1
0
0
1
RD、SD为1
1
输出不1 变
1
1
二、真值表
1
0
0
1
1
1
0
1
1
0
0
0
RD=0，SD=1：Q =1，Q=0 RD=1，SD=0：Q =0，Q=1 RD=0，SD=0：Q =Q=1，不稳定
RD=1，SD=1：Q 、Q（不变）
真值表 RD、SD同时变
RD
S为D 1时，Q输出Q不稳定。
0101
1010
0 0 不定（Ф）
11
不变
真值表
RD
SD
01
10 00 11
QQ
01
10 不定（Ф）
不变
RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示。） SD：置1或置位端（低电平置１） Q： 触发器原端或1端
Q ：触发器非端或0端
三、状态转换真值表及特征方程
真值状表态真转值换表真值表：输入信号
R4 S4
Q4
74279
EN
EN
R1 S1
1
Q
R1 S1
1
Q
R2 S2
2
R2 S2
2
R3 S3
3
R3 S3
3
R4 S4
4
R4 S4
4
4043
4044
四、钟控R-S触发器
增加一个控制端，在其控制下，触发器的状态随输入变化。
（1）电路图与逻辑符号 CP=0：状态不变
基本R-S触发器 输入端均为1。
CP=1 ：SБайду номын сангаас0，R=0：Qn+1=Qn
第四章 基本数字电路
第三节 触发器
本节任务：
（1）触发器：是记忆元件 、有反馈 、输出与原来状态有关。
（2）触发器分类。 （3）触发器外部逻辑功能、触发方式。
本节重点：
通过学习触发器， 建立时序的概念， 为后续章节的学习打好基础。
第三节 触发器
4-3-1 概述
4-3-2 R-S触发器 4-3-3 主从触发器
CP R S Qn+1 主
0 × × Qn 主
1
00
Qn 主
1 01 1
1 10 0 1 1 1 1*
Qn
RnSn
主
00
01
11
10
00 1×0
11 1×0
(Qn+1 主)
Q n1主 S R Q n 主 S R Q n RS 0
4-3-3 主从触发器
二、主从Ｊ－Ｋ触发器 （一）逻辑符号
Ｊ、Ｋ：输入 ＣＰ：时钟控制输入
ＲＤ、ＳＤ：异步置０、置１（不受ＣＰ限制）
Ｑ、Q ：输出
（二）逻辑功能
从触发器 主触发器
真值表
KJ
00 10 01 11
Qn+1
Qn 0 1 Q
Ｋ与Ｒ对应， Ｊ与Ｓ对应。
由两个钟控Ｒ－Ｓ触发器构成 CP=1: 主触发器接受激励信号并翻转稳定 CP=0：从触发器接受主触发器状态并翻转稳定
一、主从触发器 钟控Ｒ-Ｓ触发器在CP＝１时，Ｒ、Ｓ变化引起输出多次改变。 主从触发器有：Ｒ－Ｓ主从触发器、记数型主从触发器、Ｔ
触发器及Ｊ－Ｋ主从触发器。
S
&
QM &
&
&
Q
& &
R
C
1
主触发器
& &
Q
从触发器
CP R S Qn+1主 0 × × Qn主 1 0 0 Qn主
1 01 1
1 10 0 1 1 1 1*
（三）状态转换图与特征方程
（１）状态转换图
真值表
KJ
00 10 01 11
Qn+1
Qn 0 1 Q
状态转换真值表
Qn Qn+1 J
K
0000
1100
0001
1001
0110
1110
0111
1011
J=1 K=
J=0 K=
0
1
J= K=0
状态 0 J= K=1 状态 1
状态转换图
（２）特征方程
有两个稳定状态， 在触发信号的作用下, 从一种状态转换到另 一种状态，简称为触 发器 。
4-3-1 概述
一、触发器
能够存储一位二进制信息的基本单元。
二、触发器特点：
1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2.在适当输入信号作用下，可从一种状态翻转到另一种状态；
在输入信号取消后，能将获得的新状态保存下来。
与R原D 态、SD次态之Q间的关Q 系。
0101 QQ101nn+1：：原新001状状态态((不或或1定现不次（态变态Ф))0）
卡诺图
状态转换真值表
RD
SD
Qn
Qn+1
0 0 0Ф
0 0 1Ф
0
1
0
0
0
1
1
0
1
0
0
1
1011
1100
1
1
1
1
特征方程
Q
n
1
SD
R DQn
R D SD 1
约束条件，不 能同时为零。
或非门构成的RS触发器见P233
常见集成基本RS触发器的逻辑符号
型号 74279 4043 4044
功能 四与非结构RS触发器 四或非结构RS触发器 四与非结构RS触发器
说明 置位、复位信号低电平有效 置位、复位信号高电平有效 置位、复位信号低电平有效
R1
S1 Q1
Q
S1
R2 S2
Q2
R3 S3 Q3 S3
S=1，R=0：Qn+1=1
S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф
控制输入端R、S通过 “非”门作用于 基本R-S触
发器。
（2）真值表
CP=1： S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф
钟控R-S触发器真值表
见讲义 P220~240
4-3-4 边沿型触发器
4-3-5 触发器逻辑功能的转换
4-3-6 施密特触发器
4-3-7 单稳态触发器
4-3-1 概述
触发器： 分单稳态触发器与双稳态触发器，
有一个稳定状态和一
个暂时状态。电路只有 一个输出端，在没有触 发信号时，电路的输出 状态固定在高电平或低 电平，当有触发信号 时，电路的输出从稳态 翻转到暂态，维持一段 时间后自动返回稳态。
状态转换真值表
Qn Qn+1 J
K
0000
1100
0001
1001
0110
1110
0111
1011
卡诺图中对 应格中填入1
Qn1 JQn KQn
（四）J-K触发器对激励信号的要求 J-K触发器的工作波形