第五章 5 TFT及其制造技术

5. p-Si TFF C-V特性
下图为不同沟长TFT在应力前后的C-V特性
自热应力
BTS(bias temperature stress)：VG=VD=30 V, T=55 oC;
应力作用产生缺陷态，引起C-V曲线漂移.
Fra Baidu bibliotek
6. p-Si TFF的改性技术
（1）非晶硅薄膜晶化技术-----更低的温度、更大的晶粒, 进一步提高载流子迁移率. （2）除氢技术----改善稳定性. （3）采用高k栅介质----降低阈值电压和工作电压. （4）基于玻璃或塑料基底的低温工艺技术(<350 oC).
TFT的发展历程
（3）1962年，第一个MOSFET实 验室实现. （4）1973年，实现第一个CdSe TFT-LCD(6*6)显示屏.-----TFT的 迁移率20 cm2/vs,Ioff=100 nA.之 后几年下降到1 nA. （5）1975年，实现了基于非晶硅-TFT.随后实现驱动LCD显示. ----迁移率＜1 cm2/vs,但空气（H2O,O2)中相对稳定.
薄膜晶体管（TFT）
主要内容
（1）TFT的发展历程 （2）TFT的种类、结构及工作原理 （3）p-si TFT的电特性 （4）p-si TFT的制备技术
（5）TFT的应用前景
TFT的发展历程
TFT与MOSFET的发明同步，然而TFT 发展速度及应用远不及MOSFET?! （1）1934年第一个TFT的发明专利问世-----设想. （2）TFT的真正开始----1962年，由Weimer第一次实现. 特点：器件采用顶栅结构，半导体活性层为CdSe薄膜. 栅介质层为SiO,除栅介质层外都采用蒸镀技术. 器件参数：跨导gm=25 mA/V,载流子迁移率150 cm2/vs, 最大振荡频率为20 MHz. CdSe----迁移率达200 cm2/vs
(V d V g V th)
W C i (V g V th) V d L
…….（3）
当Vd<<Vg时,(3)式简化为
I d ,sat
Id
在饱和区(Vd>Vg-Vth),将Vd＝Vg-Vth代入(3)式可得：
W 2 C i (V g V th) 2L
(V d V g V th)
特点： 1. 单晶硅作为靶材. 2. 与基片粘附力强、成膜牢 固. 3. 成膜厚度容易控制. 3. 不受材料熔点限制. 4. 成膜面积相对较大. 5. 基底温度相对低. 6. 薄膜大都为非晶相.
低压化学气相沉积(LPCVD: Low-Pressure CVD) 特点： ■ 压力低，只需10Pa ■ 沉积速度较低：0.01～0.1um/min。 ■ 均匀性好。
低载流子 迁移率 稳定性和 可靠性 TFT发展过程中遭遇 的关键技术问题？ 低成本、大面 积沉膜
低温高性能半 导体薄膜技术
挑战：在玻璃或塑料基底上生长出单晶半导体薄膜！
TFT的种类
按采用半导体材料不同分为： 硅基:非晶Si-TFT,多晶硅-TFT 无机TFT 化合物:CdS-TFT,CdSe-TFT 氧化物:ZnO-TFT 有机TFT 基于小分子TFT 基于高分子聚合物TFT 无/有机复合型TFT：采用无机纳米颗粒与聚合物共混 制备半导体活性层
（2）Si 薄膜制备方法比较
射频溅射(RF: Radio-Frequency Sputtering) 射频指无线电波发射范围的频率，为了避免干扰电台工 作，溅射专用频率规定为13.56MHz。 原理： 用射频电源代替直流电源，在交变电场作用下，气体中 的电子随之发生振荡，并电离为等离子体。 电路： 基片电极、机壳→接地→阳极 靶材接射频电源→阴极(负电位) 特点： 可用于溅射介质材料，也可溅射导电材料。 但，电源贵，人身要防护。
…….（4）
p-Si TFT的电特性
1. TFT电特性测试装臵
高掺杂p-Si p-Si
2. p-Si TFF器件典型的输出和转移特性曲线
输出特性反映TFT的饱和行为.
转移特性反映TFT的开关 特性,VG对ID的控制能力.
特性参数：迁移率、开关电流比、关态电流、阈值电压、跨导
3. p-Si TFF中的Kink 效应 机理: 高VD （VD>VDsat）时, 夹断区因强电场引起碰撞电 离所致. 此时ID电流可表示为:
TFT的常用器件结构
薄膜晶体管的器件结构
双栅薄膜晶体管结构
TFT的工作原理
一、MOS晶体管工作原理回顾
当|VGS|>|VT|,导电沟道形成. 此时当VDS存在时，则形成IDS. 对于恒定的VDS,VGS越大,则 沟道中的可动载流子就越多, 沟道电阻就越小,ID就越大. 即栅电压控制漏电流. 对于恒定的VGS,当VDS增大时，沟道厚度从源极到漏极逐渐变薄, 引起沟道电阻增加,导致IDS增加变缓.当VDS＞VDsat时,漏极被夹 断,而后VDS增大，IDS达到饱和.
∴ 可用于介 质、半导体的 沉积。
SiH4+H2,N2
等离子增强化学气相沉积(PECVD: Plasma Enhanced CVD) 加放电电源，使气体离化→等离子体
直流辉光放电 射频放电 脉冲放电 微波放电等 特点： 沉积温度较低
SiH4+H2,N2
与VLSI掺杂技术相比，p-Si掺杂特点： (a)、衬底的低热导率要求“温和”的掺杂工艺以缓 解对光阻的热损伤；
p-Si 薄膜制备技术 方法1：直接沉积p-Si thin film p-Si thin film 晶化 方法2： a-Si thin film （1）p-Si 薄膜制备方法----低压化学汽相沉积（LPCVD）
早期CVD ○poly △Mixture □Amporphous LPCVD ● poly ▲ Mixture ■Amporphous
104~106 103~105

关键工艺
优势
不足
A-Si:H沉积 低温,玻璃 及掺杂 塑料基底
低、有
p-Si 100~300 TFT 小分 0.1~10 子TFT 聚合 0.01~1 物TFT ZnO TFT
1~100
光响应 硅膜沉积、 高迁移率 高温,有光响 晶化、掺杂 应 蒸镀 高于聚合 难大面积, 物TFT 有光响应 旋涂、打印 低成本,易 低,不稳定, 大面积 有光响应
105~108
溅射、ALD
光透明
高,可见
难大面积,不 稳定
注:表中数据仅为典型值.
TFT的主要应用
1. LCD、OLED显示有源驱动的关键器件
右图为简单的两管组成的模拟 驱动方式，通过调制驱动管 T2的栅极电流来控制流过 OLED的电流，从而达到调节 发光亮度的目的。T1管为寻 址管。写信号时，扫描线处于 低电位，T1导通态，数据信 号存到电容C1上；显示时， 扫描线处于高电位，T2受存 储电容C1上的电压控制，使 OLED发光. OTFT-OLED单元
(b)、注入能量适合于有掩蔽层（或掩蔽层）时薄膜
（＜100 nm)的掺杂； (c)、设备简单（低成本），且能对大面积基底实现 高产率； (d)、掺杂工艺与低温杂质激活工艺兼容（通常＜
650 oC,对于塑料基底＜200 oC）.
TFT器件典型性能参数及特点比较
a-Si TFT
开关电 （cm2/Vs) 流比 0.5~1 >107 105~107
（6）80年代,基于CdSe,非晶硅 TFT研究继续推进.另外，实现 了基于多晶硅TFT，并通过工艺改进电子迁移率从50提升至400. ---当时p-SiTFT制备需要高温沉积或高温退火. ---a-Si TFT因低温、低成本，成为LCD有源驱动的主流.
TFT的发展历程
（7）90年代后，继续改进a-Si,p-Si TFT的性能，特别关注低温 多晶硅TFT制备技术.----非晶硅固相晶化技术.有机TFT、氧化物 TFT亦成为研究热点.---有机TFT具有柔性可弯曲、大面积等优势.
TFT的I-V描述
在线性区,沟道区栅诱导电荷可表示为
Qi Ci (V g V th V )
dV I d W Qi E y W Qi dy
…….（1）
在忽略扩散电流情况下，漏极电流由漂移电流形成，可表示为
…….（2）
(1)代入(2)，积分可得：
W 1 2 C i [(V g V th)V d V d ] Id L 2
为碰撞电离产生率,与电 场相关,类似于pn结的雪 崩击穿.
4. Gate-bias Stress Effect (栅偏压应力效应）
正栅压应力 负栅压应力
现象1：阈值电压漂移. 负栅压应力向正方向漂移,正 栅压应力向负方向漂移. 产生机理：可动离子漂移.
负栅压应力
正栅压应力
现象2：亚阈值摆幅(S)增大. 机理：应力过程弱Si-Si断裂,诱导缺陷产生.
TFT的工作原理
工作于积累状态下原理示意图
工作原理：与MOSFET相似,TFT也是通过栅电压来调节沟道 电阻，从而实现对漏极电流的有效控制. 与MOSFET不同的是：MOSFET通常工作强反型状态,而TFT根 据半导体活性层种类不同,工作状态有两种模式： 对于a-Si TFT、OTFT、氧化物TFT通常工作于积累状态. 对于p-Si TFT工作于强反型状态.
2. 基于TFT的数字逻辑集成电路 主要性能指标： RF频率：915 MHz 编码调制方式：脉宽调制 数据速率：70.18 kbits/s CPU时钟：1.12 MHz ROM: 4 kB, RAM: 512 B 工艺指标：
柔性基底上制备的 超高频RFCPU芯片
0.8 m多晶硅TFT工艺 晶体管数目：144k 芯片面积：10.5*8.9 mm2
基于有机TFT的全打印7阶环形振荡器电路
全打印技术制备n、p沟TFT
3. 敏感元件，如： 气敏、光敏、PH值测定
N2O气体环境
N2O Gas Sensors原理图
Phototransistor结构图 溶液PH值测定原理图
p-Si TFT制备工艺流程
1、简单的底栅顶结构型
硅片氧化
光刻栅电极 栅氧化 多晶硅生长及金属化 光刻形成源漏接触
Intrinsic p-Si S/D contacts
刻蚀背面氧化层
2、完整的底栅顶接触型结构
硅片氧化 光刻栅电极
本征p-Si
n+ p-Si S/D contacts
栅氧化 多晶硅生长及金属化 刻蚀金属形成源漏接触 刻蚀晶体管分离 刻蚀S/D之外的n+ P-Si