常用数字逻辑器件注解

常用数字逻辑器件的注解逻辑门电路：

74系列：

74LS00 2输入端四与非门

74LS02 2输入端四或非门

74LS04 六反相器

74LS08 2输入端四与门

74LS10 3输入端3与非门

74LS11 3输入端3与门

74LS20 4输入端双与非门

74LS21 4输入端双与门

74LS27 3输入端三或非门

74LS28 2输入端四或非门缓冲器

74LS32 2输入端四或门

74LS86 2输入端异或门

CD系列：

4002 双4输入端或非门

4011 四2输入端与非门

4069 六反相器

4072 双4输入端或门

计数器：

74LS90 二-五-十进制异步计数器

74LS160 可预置BCD异步清除计数器

74LS161 可预置四位二进制异步清除计数器

74LS162 可预置BCD同步清除计数器

74LS163 可预置四位二进制同步清除计数器

74LS191 二进制同步可逆计数器

74LS192 可预置BCD双时钟可逆计数器

74LS193 可预置四位二进制双时钟可逆计数器

74LS393 双四位二进制加法计数器

CD4518 双BCD同步加法计数器

触发器：

74LS73 带清除负触发双J-K触发器

74LS74 带置位复位正触发双D触发器

74LS76 带预置清除双J-K触发器

74LS112 带预置清除负触发双J-K触发器

译码器：

74LS138 3-8线译码器

74LS139 双2-4线译码器

74LS154 4线—16线译码器

CD4515 4位锁存, 4线-16线译码器CD4511 BCD锁存,7段译码,驱动器

选择器：

74LS151 8选1数据选择器

74LS153 双4选1数据选择器

寄存器：

74LS164 八位串行入/并行输出移位寄存器74LS194 四位双向通用移位寄存器

74LS95 四位并行输入/输出移位寄存器锁存器：

74LS273 带公共时钟复位八D触发器

74LS373 三态同相八D锁存器

74LS374 三态反相八D锁存器

编码器：

74LS148 8-3线优先编码器

加法器：

74LS83 四位二进制快速进位全加器

分配器：

CD 4017 十进制计数/分配器

分频器：

CD4060 14位二进制串行计数/分频器

比较器：

74LS85 四位数字比较器

一、逻辑门电路

（1）74系列

74LS00双输入四与非门

74LS02双输入四或非门

74LS04六反相器

1

2

3

4

5

6

7

10 9

8

11 12 13 14 &

&

GND 2Y 2B 2A 1Y 1B 1A 3Y

3A 3B 4Y 4A 4B U cc 74LS08双输入四与门

& & 74LS10三输入三与非门

1 2 3 4 5 6 7

10 9

8

11 12 13 14 &

GND 2Y 2C 2B 2A 1B 1A 3Y

3A 3B 3C 1Y 1C U cc 74LS11三输入三与门

&

& 74LS20四输入双与非门

1

2

3

4

5

6

7

10 9

8

11 12 13 14 GND 1Y 1D 1C NC 1B 1A 2Y

2A 2B NC 2C 2D U cc 74LS21四输入双与门

& &

（2）CD 系列

二、计数器

74LS27三输入三或非门

74LS28双输入四或非门缓冲

1 2

3 4

5

6

7

10 9

8

11 12 13 14 ≥1 ≥1

GND 2Y 2B 2A 1Y 1B 1A 3Y

3A 3B 4Y 4A 4B U cc 74LS32双输入四或门

≥

1 ≥1 SS CD4002双四输入端或非门

SS CD4011双输入四与非门

SS CD4069六反相器

1

2

3

4

5

6

7

10 9

8

11 12 13 14 V SS NC 1D 1C 1B 1A 1Y NC

2A 2B 2C 2D 2Y V DD CD4072双四输入端或门

≥1

≥1 1

2

3

4

5

6

7

10 9

8

11 12 13 14 =1

=1

GND 2Y 2B 2A 1Y 1B 1A 3Y

3A 3B 4Y 4A 4B U cc 74LS86双输入四异或门

=1 =1

(1)74LS90 二-五-十进制异步计数器

当计数脉冲由CP A 输入，由Q A 输出时，就构成二进制计数器（或二分频器）；当计数脉冲由CP B 输入，Q D 与CP A 相连时，则构成五进制计数器（或五分频器）；当计数脉冲由CP A 输入，Q A 与CP B 相连时，就构成十进制（BCD 码）计数器（或十分频器）。

另外，除计数输入CP A 和CP B 为下降沿作用外，置0端R 0(1)和R 0(2)，置9端S 9(1)和S 9(2)都是高电平起作用，因此在使用中，不要将它们随便悬空。74LS90的管脚图和功能表见图1所示。

(2) 74LS160 可预置BCD 异步清除计数器

74LS161 可预置四位二进制异步清除计数器 74LS162 可预置BCD 同步清除计数器

74LS163 可预置四位二进制同步清除计数器

74LS160/161的管脚图和功能表见图2所示。当74LS160工作在计数状态时，从电路的0000状态开始连续输入10个计数脉冲时，电路将从1001（9）状态返回0000（0）状态，RCO 端从高电平跳变到低电平。而74LS161则是从1111（15）到0000（0）时，RCO 端从高电平跳变到低电平。可以利用RCO 端输出的高电平或下降沿作为进位输出信号。

74LS162/163的管脚图和74LS160/161相同，所不同的是74LS162/163采用同步置零的方式，而74LS160/161采用异步置零的方式。在同步置零的计数器电路中，CLR 出现低电平后要等到时钟信号CLK 到达时才能将触发器置零。而在异步置零的计数器电路中，只要CLR 出现低电平，触发器立即被置零。

（a ）管脚图

9(2)9(1)0(2)0(1)B R 0(1) R 0(2) S 9(1) S 9(2) Q D Q C Q B Q A 1 1

0 ⨯

⨯ 0 0 0 0 0 ⨯ ⨯ 1 1 1 0 0 1

⨯ 0 ⨯ 0 计数 0 ⨯ 0 ⨯ 计数 0 ⨯ ⨯ 0 计数 ⨯ 0

0 ⨯

计数

（b ）功能表

图1 74LS90的管脚图和功能表

图2 74LS160/161的管脚图和功能表 （a ）管脚图 1 2 3 4 5 6 7 12 11 10 13 14 15 16 ENP D C B A CLK

Q C Q B Vcc Q D Q A RCO LOAD CLR 74LS160/161 9 8 GND ENT

（b ）功能表