集成电路第九章 测试

合集下载

集成电路封装与测试复习题(含答案)

集成电路封装与测试复习题(含答案)

集成电路封装与测试复习题(含答案)第1章集成电路封装概论2学时第2章芯片互联技术3学时第3章插装元器件的封装技术1学时第4章表面组装元器件的封装技术2学时第5章BGA和CSP的封装技术4学时第6章POP堆叠组装技术2学时第7章集成电路封装中的材料4学时第8章测试概况及课设简介2学时一、芯片互联技术1、引线键合技术的分类及结构特点?答:1、热压焊:热压焊是利用加热和加压力,使焊区金属发生塑性形变,同时破坏压焊界面上的氧化层,使压焊的金属丝与焊区金属接触面的原子间达到原子的引力范围,从而使原子间产生吸引力,达到“键合”的目的。

2、超声焊:超声焊又称超声键合,它是利用超声波(60-120kHz)发生器产生的能量,通过磁致伸缩换能器,在超高频磁场感应下,迅速伸缩而产生弹性振动经变幅杆传给劈刀,使劈刀相应振动;同时,在劈刀上施加一定的压力。

于是,劈刀就在这两种力的共同作用下,带动Al丝在被焊区的金属化层(如Al膜)表面迅速摩擦,使Al丝和Al膜表面产生塑性形变。

这种形变也破坏了Al层界面的氧化层,使两个纯净的金属面紧密接触,达到原子间的“键合”,从而形成牢固的焊接。

3、金丝球焊:球焊在引线键合中是最具有代表性的焊接技术。

这是由于它操作方便、灵活,而且焊点牢固,压点面积大,又无方向性。

现代的金丝球焊机往往还带有超声功能,从而又具有超声焊的优点,有的也叫做热(压)(超)声焊。

可实现微机控制下的高速自动化焊接。

因此,这种球焊广泛地运用于各类IC和中、小功率晶体管的焊接。

2、载带自动焊的分类及结构特点?答:TAB按其结构和形状可分为Cu箔单层带:Cu的厚度为35-70um,Cu-PI双层带Cu-粘接剂-PI三层带Cu-PI-Cu双金属3、载带自动焊的关键技术有哪些?答:TAB的关键技术主要包括三个部分:一是芯片凸点的制作技术;二是TAB载带的制作技术;三是载带引线与芯片凸点的内引线焊接和载带外引线的焊接术。

制作芯片凸点除作为TAB内引线焊接外,还可以单独进行倒装焊(FCB)4.倒装焊芯片凸点的分类、结构特点及制作方法?答:蒸镀焊料凸点:蒸镀焊料凸点有两种方法,一种是C4 技术,整体形成焊料凸点;电镀焊料凸点:电镀焊料是一个成熟的工艺。

集成电路版图设计习题答案第九章集成电路版图设计实例

集成电路版图设计习题答案第九章集成电路版图设计实例

第9章集成电路版图设计实例【习题答案】1.版图设计关于数字地和模拟地的考虑事项是什么?答:一般的模拟集成电路中,通常既有数字信号又有模拟信号,数字信号和模拟信号之间容易发生干扰。

在版图设计过程中,还要考虑地噪声对电路的影响。

即在整体版图的设计中,需着重考虑电路噪声问题,按照尽量降低噪声的原则进行电路的整体布局。

首先,在总体版图的布局上,尽量将数字部分远离模拟部分,如果总体电路中模拟部分偏多,则在版图设计中将数字部分放在靠边的位置,而且把模拟部分中最容易被数字干扰的部分放到离数字部分最远的位置,同时在数字部分和模拟部分中间用接地的衬底接触来进行隔离,反之亦然。

其次,采用隔离环设计,对每个单元模块都用一层接地的衬底接触,一层接电源的N阱构成的隔离环来进行隔离。

对于整个模拟部分和数字也分别采用相同的隔离环隔离,数字电路的隔离环可以吸收数字电路的衬底噪声,从而可以减少通过衬底串扰到模拟电路的衬底噪声。

隔离环包的层数越多,理论上吸收衬底噪声效果越好。

但是要避免数字电路的p隔离环紧靠模拟电路的p型隔离环,因为在这种情况下数字地的噪声会串扰到模拟地。

从而使模拟地受到干扰。

最后,除了数字模块之外的其它单元模块尽量将距离缩短,这样一方面能尽量地减少互连线经过别的区域引入噪声,同时也能降低引线过长引起电压信号的衰减。

2.总结自己的版图设计技巧和经验。

3. 共质心MOS管设计时的注意事项是什么?答:低精度要求可采用一维共质心,高精度要求必须采用二维共质心。

共质心设计时需保证MO管的对称性和电流通路的对称性。

4. 静电保护的种类以及版图设计注意事项。

答:常用的二极管式的静电保护分为两种方式,一种是用MOS晶体管连接成二极管形式的静电保护,一种利用CMOS工艺中二极管的静电保护。

在MOS型静电保护版图设计中,主要考虑以下几点:●MOS管要分成多个管,叉指结构,以便形成多支路共同放电。

●因为放电瞬间流经MOS管的电流特别大,构成整个放电通路的任何导线的宽度一定要有足够保证,而且CMOS工艺对于每个接触孔能通过的电流密度还有要求,因此还要保证放电通路导线上孔的数目应尽量多。

集成电路封装与测试(一)

集成电路封装与测试(一)

三人获得了1956年 诺贝尔物理学奖
William B. Shockley
John Bardeen
Walter H. Brattain
1958年9月10日美国的基尔比发明了集成电 路集成电路是美国物理学家基尔比(Jack Kilby)和诺伊斯两人各自独立发明的,都拥有 发明的专利权。 1958年9月10日,基尔比的第一个安置在半 导体锗片上的电路取得了成 功,被称为“相 移振荡器”。 1957年,诺伊斯(Robort Noyce)成立了仙童 半导体公司,成为硅谷的第一家专门研制硅 晶体管的公司。 1959年2月,基尔比申请了专利。不久,得 克萨斯仪器公司宣布,他们已生产出一种比 火柴头还小的半导体固体 电路。诺伊斯虽然 此前已制造出半导体硅片集成电路,但直到 1959年7月才申请专利,比基尔比晚了半年。 法庭后来裁决,集成电路的发明专利属于基 尔比,而 有关集成电路的内部连接技术专利 权属于诺伊斯。两人都因此成为微电子学的 创始人,获得美国的“巴伦坦奖章”。
双边 引脚
SOP (小型化封装 小型化封装) 小型化封装
单边 引脚
SIP 单列引脚式封装) (单列引脚式封装) ZIP 交叉引脚式封装) (交叉引脚式封装)
四边 引脚
QFP PLCC (四侧引脚扁平封装 (无引线塑料封装载体 ) 四侧引脚扁平封装) 四侧引脚扁平封装
双边 引脚
DIP (双列式封装) 双列式封装)
4.2 技术发展趋势
芯片封装工艺: △ 芯片封装工艺: 从逐个管芯封装到出现了圆片级封装, 从逐个管芯封装到出现了圆片级封装,即先将圆片 划片成小管芯。 划片成小管芯。 再逐个封装成器件,到在圆片上完成封装划片后 再逐个封装成器件, 就成器件。 就成器件。 芯片与封装的互连:从引线键合( △ 芯片与封装的互连:从引线键合(WB)向倒装焊 ) (FC)转变。 )转变。 微电子封装和PCB板之间的互连: 板之间的互连: △ 微电子封装和 板之间的互连 已由通孔插装(PTH)为主转为表面贴装(SMT)为主。 为主转为表面贴装( 已由通孔插装 为主转为表面贴装 )为主。

电子科学与技术学院(系、所)硕士博士研究生课程简介

电子科学与技术学院(系、所)硕士博士研究生课程简介
1.2.3信号处理
1.3混合信号集成电路设计举例
第二章集成电路制造材料与制造工艺4学时
2.1集成电路制1.3砷化镓
2.1.4磷化铟
2.1.5绝缘材料
2.1.6金属材料
2.1.7多晶硅
2.1.8材料系统
2.2集成电路制造工艺
2.2.1外延生长
2.2.2掩膜制作
2.2.3光刻
第九章集成电路测试与封装2学时
9.1芯片在晶圆上的测试
9.2芯片载体
9.3芯片绑定
9.4高速芯片封装
9.5混合集成与微组装技术
教材:
主要参考书:
1.邹雪城、雷鑑铭等编著,VLSI设计方法与项目实施;
2.王志功等;集成电路设计基础;
3.Behzad Razavi; Design of Analog CMOS Integrated Circuits;
4. Hspice handbook.
5.3偏置电路
5.4反馈
5.5模数/数模转换集成电路
5.6器件模型的选择
第六章采用SPICE的集成电路仿真2学时
6.1集成电路计算机辅助电路仿真程序SPICE
6.2采用SPICE的电路设计流程
6.3电路元件的SPICE输入语句格式
6.4电路特性分析指令与控制语句
6.5 SPICE电路输入文件举例
6.6 SPICE格式的电路图编辑
3.2.5MOS工艺与相关的VLSI工艺
3.2.6PMOS工艺
3.2.7NMOS工艺
3.2.8CMOS工艺
3.2.9BiCMOS工艺
第四章MOS器件模型4学时
4.1 MOSFET的工作原理与大信号工作模型
4.2二阶效应
4.3小信号模型

集成电路测试PPT课件

集成电路测试PPT课件

7
故障的等效和从属
故障等效
s-a-1
A
B
&
C
s-a-0
Z
故障从属
s-a-0
A
B
&
C
s-a-1
Z
12.11.2020
故障类型与测试码
测试码 ABC Z 11 1 0
01 1 1 10 1 1 11 0 1
故障
A/0, B/0, C/0, Z/1 A/1,Z/0 B/1,Z/0 C/1,Z/0
8
基本概念2:测试向量和测试图形
故障:集成电路不能正常工作。 故障模型:物理缺陷的逻辑等效。
12.11.2020
5
故障举例
物理缺陷
逻辑等效
12.11.2020
6
逻辑门故障模型
固定值逻辑:所有缺陷都表现为逻辑门 层次上线网的逻辑值被固定为0或者1。 表示:s-a-1, s-a-0。
桥接 逻辑门故障模型的局限性
12.11.2020
f
(X)

d dxi
g(X)
g(X)

d dxi
f
(X)
d dxi
f (X)• d dxi
g(X)
d dxi
f
(X)
g(X)
f
(X)

d dxi
g(X)
g(X)

d dxi
f
(X)
d dxi
f (X)• d dxi
g(X)
12.11.2020
22
差分法
如果g(X)与xi无关,则可以简化为:
esets
Tester_Stro 2
2

集成电路的检测与识别ppt课件

集成电路的检测与识别ppt课件
LM386典型应用电路,用于对音频信号的放大。图中1-8端的R、C 用来调节电压放大倍数;7端的C是去耦电路,防止电路自激振荡; 5端的R(10Ω)、C(0.047)组成容性负载,用以抵消扬声器部分的 感性负载;5端的C(250μF)为功放的输出电容。
篮球比赛是根据运动队在规定的比赛 时间里 得分多 少来决 定胜负 的,因 此,篮 球比赛 的计时 计分系 统是一 种得分 类型的 系统
载能力。 偏置电路:为上述各级电路提供稳定和合适的偏置电流,决定各级静态
工作点。
篮球比赛是根据运动队在规定的比赛 时间里 得分多 少来决 定胜负 的,因 此,篮 球比赛 的计时 计分系 统是一 种得分 类型的 系统
(3)常用运放 单运放:μA741,NE5534,TL081, LM833 双运放:μA747,LM358,NE5532,TL072,TL082 四运放:LM324,TL084 双运放(四运放):除电源外,两组(四组)运放相互独立。 运算放大器有两个输入端,一个输出端。同相输入端“+”表示,反向 输入端“-”表示。
篮球比赛是根据运动队在规定的比赛 时间里 得分多 少来决 定胜负 的,因 此,篮 球比赛 的计时 计分系 统是一 种得分 类型的 系统
2、集成稳压器
集成稳压器又称稳压电源,有多端可调式、三端可调式、三端固定式及单片 开关式集成稳压。最常用的是三端集成稳压器。 (1)三端集成稳压器 ①三端固定稳压器 集成稳压器的输出电压为固定值,不能调节。常用产品为78XX和79XX系列, 78XX输出正电压,79XX输出负电压,有5V、6V、9V、12V、15V、18V、 24V七种不同的输出电压档次,输出电流分1.5A(78XX)、0.5A (78MXX)、0.1A(78LXX)三种档次

chap9-10解析

chap9-10解析

14
• (1)了解电迁移现象的物理机制
• (2)中值失效时间概念
• (3)改进电迁移的方法

结构的影响和“竹状”结构的选择;

AL-Cu合金(在Al中加入0.5~4%的Cu可
以降低铝原子在晶间的扩散系数。但同时电阻
率会增加!)和AL-Si-Cu合金;

三层夹心结构。
15
9.3 铜及低K介质
• 降低互连线延迟时间重要方法之一:使用
➢可以通过掺杂改变MS。如n-poly可以使VT下降1.1 V,
既工业界常用的双多晶栅dual-poly(n & p)工艺。 ➢多晶栅自对准技术,可以进一步提高集成度。
22
多晶硅栅自对准技术
23
LDD(Lightly Doped Drain)+spacer 多晶硅自对准技术
LDD工艺是CMOS集成电路进入亚微米后应用最广泛的技术, LDD结构是 用来降低MOS管源端和漏端在沟道的电场分布,以克服热载流子效应所造成的 I-V特性因长时间作用而漂移的问题。但是LDD结构在导电沟道两段的深度只有 20nm,这等于在源极和漏极 的两端形成了两个尖端,尖端放电现象即静电放电 (ESD) 便容易发生在LDD结构上,从而造成这种结构的抗静电能力较低。
接成为具有一定功能的电路模块。 • 接触材料:直接与半导体材料接触的材料,以及
提供与外部相连的连接点。 • 金属材料:除了常见AL、CU、Pt、W等以外,
还包括重掺杂多晶硅、金属硅化金属合金等金属 性材料。
3
9.1 集成电路对金属化材料特性的要求
对IC金属化系统的主要要求
电学、机械、热学、热力学及化学
26
金属硅化物作为接触材料
特点:类金属,低电阻率(<0.01多晶硅),高温

集成电路工艺第九章化学机械抛光

集成电路工艺第九章化学机械抛光
实现全局平坦化
CMP工艺可用于制造高精度光学元件和掩膜板,提高光刻工艺的精度和效率。
高精度表面处理
CMP技术可有效去除芯片制造过程中的结构材料,提高芯片制造效率和成品率。
结构材料去除
化学机械抛光在芯片制造中的应用
化学机械抛光在封装测试中的应用
封装基板处理
CMP工艺可用于封装基板表面的处理,提高封装质量和可靠性。
发布时间
《化学机械抛光液》标准发布时间为2010年,《化学机械抛光设备》标准发布时间为2012年,《化学机械抛光工艺质量要求》标准发布时间为2015年。
适用范围
《化学机械抛光液》标准适用于集成电路制造、光学元件加工等领域用化学机械抛光液的质量要求
化学机械抛光相关标准推荐
03
04
05
THANKS
感谢观看
在介质平坦化中,CMP可以去除介质层表面的凸起,实现介质层的高度平滑。
1
化学机械抛光历史
2
3
CMP技术自20世纪80年代问世以来,经历了从发明到商业化应用的发展过程。
最初的CMP技术主要应用于磁盘驱动器的制造中,后来被引入到集成电路制造中,成为后道工艺中的关键技术之一。
随着CMP技术的不断改进和应用领域的扩大,它已经成为微电子制造中的重要支柱之一。
应用领域
化学机械抛光技术被广泛应用于集成电路制造、光学元件加工、医疗器械制造等领域。在集成电路制造领域,化学机械抛光技术已成为制备高质量表面的关键技术之一。
展望
未来,化学机械抛光技术将继续发挥重要作用,同时,随着新型材料的不断涌现,该技术将不断得到改进和完善,应用领域也将越来越广泛。
化学机械抛光相关论文推荐
xx年xx月xx日
集成电路工艺第九章化学机械抛光

集成电路测试

集成电路测试

求。
03
测试可扩展性
随着集成电路规模的不断扩大,测试可扩展性成为技术发展的关键。高
性能集成电路测试技术应具备高效扩展的能力,以适应大规模集成电路
的测试需求。
人工智能在集成电路测试中的应用
自动化测试
人工智能技术能够实现自动化测 试,提高测试效率,降低人工干
预和错误率。
故障诊断与预测
人工智能算法可以对测试结果进行 分析,快速准确地定位故障,并对 潜在故障进行预测,提高测试的可 靠性。
安全性测试
检测集成电路在紧急情况下的性能表现,如突然断电、过载等。
05
CATALOGUE
集成电路测试发展趋势
高性能集成电路测试技术
01
测试速度
随着集成电路复杂度的提高,测试速度成为关键性能指标。高性能集成
电路测试技术能够快速准确地完成测试,缩短产品上市时间。
02
测试精度
高精度的测试技术能够确保集成电路的性能和可靠性,满足各种应用需
片的准确连接和可靠的测试结果。
04
CATALOGUE
集成电路测试应用
消费电子产品的测试
总结词功能测试Fra bibliotek消费电子产品种类繁多,包括手机、电视 、电脑等,这些产品的集成电路测试主要 关注功能、性能和可靠性等方面。
确保集成电路在产品中能够正常工作,满 足设计要求。
性能测试
可靠性测试
检测集成电路在不同工作条件下的性能表 现,如温度、电压等。
检测集成电路在电磁干扰下 的性能表现。
故障注入测试
模拟电路故障情况,检测集 成电路的故障诊断和容错能 力。
航空电子产品的测试
总结词
航空电子产品对安全性和可靠性要求极高,因此测试重点在于确保集 成电路在高空、高速等极端环境下的性能表现。

第九章集成电路制造工艺概况

第九章集成电路制造工艺概况

2014-10-14
集成电路工艺
43
第九章集成电路制造工艺概况
2014-10-14
集成电路工艺
44
第九章集成电路制造工艺概况
2014-10-14
集成电路工艺
45
第九章集成电路制造工艺概况
2014-10-14
集成电路工艺
46
第九章集成电路制造工艺概况
2014-10-14
集成电路工艺
47
第九章集成电路制造工艺概况
集成电路工艺
6
第九章集成电路制造工艺概况
扩散
• 扩散区是进行高温工艺及薄膜淀积的区域
• 高温扩散炉和湿法清洗设备 • 高温扩散炉 1200℃,可完成氧化、扩散、 淀积、退火以及合金
2014-10-14
集成电路工艺
7
第九章集成电路制造工艺概况
光刻
• 黄光区
• 光刻的目的 将电路图形转移到覆盖硅片表面的光刻胶上
集成电路工艺
33
第九章集成电路制造工艺概况
2014-10-14
集成电路工艺
34
第九章集成电路制造工艺概况
2014-10-14
集成电路工艺
35
第九章集成电路制造工艺概况
2014-10-14
集成电路工艺
36
第九章集成电路制造工艺概况
2014-10-14
集成电路工艺
37
第九章集成电路制造工艺概况
2014-10-14
集成电路工艺
12
第九章集成电路制造工艺概况
9.2 CMOS制作步骤
• • • • • • • 1、双阱工艺 2、浅槽隔离工艺 3、多晶硅栅结构工艺 4、轻掺杂漏(LDD)注入工艺 5、侧墙的形成 6、源/漏(S/D)注入工艺 7、接触孔的形成

集成电路测试

集成电路测试

第一章1.1、集成电路测试的概念和分析过程测试的目的是检查电路设计和制造的正确与否,为此,需要建立一套规范的描述术语和检查分析方法。

测试的一般过程:建立描述电路“好”或“坏”的模型;设计出能检验电路“好”或“坏”的测试数据;把设计好的数据加在被检验的电路上;观察被检验的电路输出结果;最后分析与理想结果是否一致。

1.2、集成电路测试按照目的分类验证测试、特性测试或设计诊断(第一次投片):用于检查设计和测试过程的正确性,确定电路是否符合所有的设计规范。

生产测试(量产):对于所有加工的芯片所做的故障测试和随机缺陷测试。

可接受测试(用户验收):也称来料检查,即用户检查所购买的芯片,以保证质量。

第二章2.1 故障的类型固定故障(stuck-at fault )固定故障是指电路中某个信号线(输出或输入)的逻辑电平固定不变。

固定型故障又有单固定故障(SSA)和多固定故障之分(MSA)桥接故障(bridging fault )模型 :当两根或者多根信号线连接在一起而引起电路发生的故障称为桥接故障。

桥接故障有明显的规律,即在搭接线处实现线逻辑,正逻辑时实现的是线与功能,负逻辑时实现的是线或。

晶体管故障(Transistor)CMOS 固定导通 CMOS 固定开路时滞故障(delay fault )模型:滞故障是一种动态故障,这种故障在低频时工作正常,随着信号频率的升高,元件的延迟时间有可能超过规定的值,从而导致时序配合上的错误,使电路的功能出错,这种故障称为时滞故障a b cY原电路Y正逻辑等效y负逻辑等效冗余故障:要么它是不可激活的,要么是无法检测出来,这种故障称为冗余故障。

这种故障的特点是不影响电路的逻辑功能2.2 解布尔方程法(异或法)假定n 个输入变量(x1,x2,…..xn)的电路:无故障时正常输出逻辑函数为:f(x1,x2,…..xn )有故障a 时的输出逻辑函数为:fa(x1,x2,……xn ) 若 则二者有差异故障定位测试(故障区分)一电路有a 故障的输出函数为:fa(x1,x2,……xn ) 该电路有b 故障的输出函数为:fb(x1,x2,……xn ) 解得到的测试集即为故障a 与b 的定位测试矢量 2.3 故障表法 以与门为例可见: (01) 可侦查 x1 s-a-1 故障; (00,01,10) 可侦查 y-s-a-1 故障; (00,10)可定位(区分)上述两故障;与解析法结果一样。

集成电路测试和可测性设计

集成电路测试和可测性设计

集成电路测试和可测性设计IC Testing and Design for Testability教学大纲课程名称:集成电路测试和可测性设计课程编号:M702004课程学分:3适用学科:集成电路工程、电子科学与技术一、课程性质本课程的授课对象为集成电路工程专业研究生和电子与科学技术专业研究生,课程属性为专业基础必修课(对电子与科学技术专业研究生为专业选修课)。

本课程主要讲授集成电路测试尤其是大规模集成电路测试的基本概念、基本方法,数字集成电路测试向量生成算法、可测试性设计、可测试性度量、数模混合信号电路测试方法以及测试设备和测试过程等内容。

通过基本思想、基本算法的引入、推导并配以大量的实例进行分析,使学生能够对测试相关理论有全面的理解,并能够利用所学的方法解决实际的电路测试及可测试性设计方面的问题。

二、课程教学目的学生通过本课程的学习,应能够理解集成电路测试及可测性的基本概念、基本思想;掌握重要的测试向量生成算法以及典型的可测性设计的结构;了解集成电路测试的发展趋势及面临的主要问题。

通过利用可测性设计方法构建实际的可测性方案,锻炼培养解决测试问题的实践动手能力。

同时通过对主要算法的发展历程、思想演变等的学习,培养发现问题、解决问题的能力以及创新思维。

为今后从事集成电路测试方面的工程或研究工作打下基础。

三、教学基本内容及基本要求第一章测试理论基础教学内容:1.1 引言1.2 VLSI测试过程和设备教学要求:1、掌握:集成电路测试的工作原理和工作过程。

2、理解:集成电路测试的基本概念。

3、了解:集成电路测试的特点,测试技术的发展及现状。

第二章测试经济学故障和故障模拟教学内容:2.1 测试经济学和产品质量2.2 故障模型教学要求:1、掌握:测试的经济性和故障定义。

2、理解:故障的含义和分类方法。

3、了解:测试与产品质量间的关系。

第三章逻辑与故障模型教学内容:3.1 用于设计验证的模拟3.2 用于设计评估的模拟3.3 用于模拟的模型电路3.4 用于真值模拟的算法3.5 故障模拟算法3.6 故障模拟的统计学方法教学要求:1、掌握:模型电路概念及类型,真值模拟的算法和故障模拟算法。

集成电路测试_wangei

集成电路测试_wangei

集成电路测试试题1、什么是验证测试(Verification Test)?简述验证测试的内容、方法及手段。

答:受EDA设计工具和设计语言的影响,在VLSI设计中,验证和测试是两个容易混淆的概念。

为了进一步明晰测试的地位和作用,我们有必要对比分析一下这两个概念:区别:1、对象不同验证-〉确认设计的正确性;测试-〉确认生产的正确性2、过程和方法不同验证-〉软件模拟、硬件仿真、形式验证;测试-〉设计、生成、应用(两个过程:测试生成测试应用)3、时机不同验证-〉生产前;测试-〉全过程4、作用不同验证-〉负责设计质量;测试-〉负责产品质量联系:一部分测试矢量可以以作为测试功能矢量。

上面的讲述后,我们对测试的角色可能还有的不太清晰,下面就对照考试模型,来条理化地总结一下:•Status / 地位:essentiality and importance•Aims / 目标:check and/or filter•Objects / 对象:manufactured chips•Contents / 内容:manufactured defects•Means / 方式:ATE•Time / 时间:from beginning to the end•Sites / 场地:testing roomVLSI测试的评价准则是coverage --- 覆盖率,即能探测到的缺陷或故障数量占总的可能存在的缺陷或故障数的百分比。

缺陷覆盖率理想的测试是能获得100%的缺陷覆盖率,即:1、探测生产过程产生的所有缺陷2、所有功能正确的器件都通过测试但实际上难以获得100%的缺陷覆盖率,这是因为:1、工艺复杂,规模庞大=〉缺陷的种类多、数量大2、面向缺陷的测试难题=〉缺乏合适的手段故障覆盖率与之相似,为解决面向缺陷的测试难题,人们根据缺陷的故障效应抽象出了各种更高层次的故障模型,相应地,测试评价准则就变为故障覆盖率。

然而,这又引出新的问题;1、缺陷和故障之间的相互映射问题;2、故障模型的完备性问题。

模拟CMOS集成电路设计(拉扎维)第九章运算放大器

模拟CMOS集成电路设计(拉扎维)第九章运算放大器
位置匹配
合理安排元件的位置,使它们在版图上相对集中, 以减小连线误差和寄生效应。
方向匹配
确保同一类型的元件具有相同的旋转方向,以减 小失配误差。
防止噪声干扰
01
02
03
隔离噪声源
将噪声源与敏感电路隔离, 以减小噪声干扰。
滤波器设计
在版图中加入适当的滤波 器,以减小信号中的噪声 成分。
接地措施
合理接地,减小地线阻抗 和电位差,以减小噪声干 扰。
在数字电路中的应用
模拟数字转换器(ADC)
运算放大器在ADC中用于放大模拟信号并将其转换为数字信 号。
数字模拟转换器(DAC)
运算放大器在DAC中用于将数字信号转换为模拟信号,实现 数字控制和调节。
在信号处理中的应用
信号调理
运算放大器用于信号的放大、缩小、隔离和缓冲,以适应后续的 信号处理或测量设备。
模拟cmos集成电路设计(拉扎维)第九章
运算放大器
$number {01}
目 录
• 运算放大器概述 • 运算放大器的基本结构和工作原
理 • 运算放大器的应用 • 运算放大器的设计流程 • 运算放大器的版图设计技巧 • 运算放大器的实际应用案例分析
01
运算放大器概述
定义与功能
定义
运算放大器是一种具有高放大倍数、 高输入电阻和低输出电阻的直接耦合 放大电路,通常由两个晶体管组成。
运算放大器的主要参数
增益
01 运算放大器的放大倍数,通常
用开环增益表示。
带宽
02 运算放大器能够处理的信号频
率范围,通常用单位Hz表示。
输入电阻
03 运算放大器的输入端电阻,通
常用MΩ表示。
输出电阻
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

二、故障模型
l )单固定故障
检查电路中或门(OR)是否存在固定0故障。若OR的输出固定于0, 这意味着 OR 的输出将始终保持为0 而与其输人无关。如果 OR的输出正 常,则当输人为 01 、 11 、 l0时输出为 l 。此时,当与门( AND1)的输 入为 11 时,可以推断OR 输出正常时与门 ( AND2 )输出为 1 ,而故障时 AND2 输出为0。由此可以看出。当OR 和 ANDI 的输人端依次加逻辑电 平 0111 、 1111 或 1011 时通过 AND2 的输出可判断OR门是否存在 s - a 0 这个故障。由于这些矢量的无故障响应和有故障响应是不一样的,因此 17 0111 、 1111 、 1011称作或门s – a -0故障的测试图形(测试向量)。
2
第一节 集成电路测试信号连接方法
种联接线正确连接;二是要对芯片施加各种信号,通过分析
芯片的输出信号,来得到芯片的功能和性能指标。 芯片与测试系统的连接 分为两种: 一、芯片在晶圆测试的连接方法 二、芯片成品测试的连接方法
3
集成电路测试信号连接方法
7
两种芯片在晶圆测试用探针:
一种10探针头的实物照片
8
集成电路测试信号连接方法
一、芯片在晶圆测试的连接方法 随着集成电路设计水平的不断提高,芯片的时钟速度也在成倍 增长.部分高速的芯片时钟频率已经达到 GHZ ,若要在晶圆上 测试这些高速芯片,就必须要用微波探针。共面波导结构的微波 探针基本结构主要包括 SMA 同轴连接器、共面波导探头和接头 体。图 4 给出了美国 Cascade Microtech 公司生产的一种探头中 心间距为 150um 差分信号探针。其中图( a )为整体结构,图 (b)为探头局部放大照片。图中 GSGSG 的 G 表示地, S 表示 信号. SMA 同轴连接器与外部测量仪器或自动测试设备( ATE ) 的测试端口相连;共面波导探头与被测芯片相接触,这就要求被 测芯片的焊盘中心间距和信号布局必须与探头匹配。
19
二、故障模型
3 )桥界故障
电路中信号短接在一起的故障称为桥接故障。常见的桥接 故障有两种:一是输人端之间的桥接故障,二是元件输入端和 输出端之间的反馈式桥接故障。 单固定故障的测试集也可用来检测桥接故障,对一些特殊 的电路还会有100 %的故障检测率。
20
二、故障模型
4)冗余故障
在实际的电路中,并非所有的故障都会对电路产生影响,有一些故障并不修 改电路的功能,因此称这种故障为冗余故障。冗余故障是一种典型的不可测 故障。 如图所示,图( a )中 ANDI 存在一个冗余故障s-a –1 ,其输出函数为 AB。假设该冗余故障不存在.则该电路的输出函数也是AB.由此可以看出 该故障s-a -1对电路功能并没有产生影响,电路可化简为图(b)。
第八章
集成电路的测试
集成电路的测试是集成电路设计和生产过程中非常重要的一个环节。根 据测试的目的,通常集成电路测试可以分成四种: 1)验证测试:是一种研究型测试。在大批量投产之前,首先要确定它的功能
和性能都达到了设计的要求。测试全面。
2)生产测试:对于大批生产的芯片,测试它的功能是否正确以及性能指标是 否在规定的范围以内,并进行分选。
集成电路测试信号连接方法
一、芯片在晶圆测试的连接方法
为了能测试晶圆上的芯片,就必须给晶圆上的芯片提供测试矢量和测试电 流、电压,同时还需要从被测芯片上采集输出信号这就意味着必须与芯片上 的焊盘相接触。在一般的制造工艺中.焊盘的面积总是比较小的,为了将焊 盘上的引脚引出来,就必须用到探针、探针阵列或探头。单个探针必须是在 三维空间可移动的,而探针阵列或探头还需要额外的装置以调整探针阵列或 探头平面与芯片的夹角,以保证所有的针尖都能与焊盘均匀的相接触。探针 和探针阵列由于其阻抗比较高,抗干扰能力差,一般只用来测试低速芯片或 高速芯片的直流参数。通常的探针都是以阵列或成组的形式应用在晶圆测试 中,但是在某些实验性的测试中、则可利用单个可调节的探针,灵活的选择 接触位置。单个可调节的探针除了能接触芯片边缘的焊盘外,还可用于接触 芯片中间的小面积金属如电阻、互连线等,从而获得有关实验电路的更多信 息。当然,在对一些复杂电路进行复杂的测试时,单个探针往往是不够的, 因此在实际的测试中,更多的是采用探针阵列(低速)和探头(高速)。
3)老化测试:通过一个长时间的连续或周期性的测试来发现是否存在失效的
芯片。 4)成品检测:在集成到系统之前,系统制造商一般要进行成品检测。
1
第八章
集成电路的测试
实际的测试取决于被测电路所处的加工阶段(正在加工、加 工完成、封装完成)。通常的测试都会按照正在加工晶圆和封装 后的步骤来进行,虽然在晶圆加工阶段会针对器件参数做一些测 试,但绝大部分的测试是在晶圆加工完成以后进行的。在对晶圆 进行的测试称为在晶圆测试(中测),这种测试依靠探针台 (probe station)分选,将潜在的失效电路标记并分离,再经过 划片和封装进入封装完毕的成品测试(成测)。
一、数字集成电路测试的基本概念
在测试时,所有的故障都是通过逻辑值来确定的,因此要对物理故 障建立相应的逻辑故障。将物理故障转化为逻辑故障有利于抽象地理解 系统的故障。同时有些物理故障可以转化为同一个逻辑故障。简化了故 障的复杂度。 根据系统在某一时刻出现故障的个数,故障类型可以分为单故障和 多故障,频繁测试策略证明,单故障出现的概率远高于多故障,且能检 测单故障的测试图形对多故障也有较高的覆盖率。 要对一个系统进行测试,就必须建立一个故障模型,一般来说,在 门级故障模型中通常认为元器件无故障,只有器件之间的互联可能有问 题。 故障覆盖率:用测试向量集可以测出的故障与电路中所有可能存在 的故障之比,称为故障覆盖率。
6
集成电路测试信号连接方法
一、芯片在晶圆测试的连接方法
对于一个已经设计完成的芯片来说,其电路四周焊盘的个数和 分布位置是确定的,探针阵列就是根据这些确定的焊盘分布来确 定探针的个数和分布位置。由于芯片的类型不同,其焊盘数和分 布位置往往都是不一样的。一般来说,对于每个芯片都要根据芯 片焊盘坐标来定制专用的探针卡,因此探针阵列和芯片之间是一 一对应的。整个探针阵列是一个统一的三维可调的机械装置,所 有的探针同时进行整体调节。这样的探针阵列制作比较简单,因 此得到广泛的应用。图 2 为美国 Picoprobe 公司生产的一种 10 探头的实物照片。图 3 为根据某芯片定制的探针阵列卡实物照片。
一、芯片在晶圆测试的连接方法
BX2001探针台
4
集成电路测试信号连接方法
一、芯片在晶圆测试的连接方法
芯片在晶圆测试需要在探针台(测试台)上进行。基本的探针台主要由 四部分组成:载片部分、接触和调整部分、显微镜部分和控制部分。 1.载片部分根据晶圆的尺寸大小来设计,目前主流的载片台有 6 英寸载片台、 8 英寸载片台和 12 英寸载片台。载片台的功能是用具有水平平面且可以旋转 的圆柱体金属平面装载晶圆或芯片,并利用真空吸盘将它固定。 2.接触和调整部分用来装配和调整探针、探针阵列或探头,通过装配部分来 固定探针卡.再利用调整部分来手动粗调以保持探针分布与晶圆上的芯片焊 盘分布一致。 3.显微镜也包括一个位置调整装置,以便对待测芯片进行聚焦,操作人员利 用显微镜来细微的调整晶圆上芯片焊盘与探针的相对位置,以便能使焊盘与 探针接触。 4.控制部分用来控制载片台的移动、升降和旋转,并可通过一些按键实现其 他一些功能,如激活标记不合格芯片的标记笔(打点器),记录晶圆上被测 芯片数和合格与不合格芯片数及各自的坐标等信息。许多控制系统都有自动 和手动两种操作模式。 5
11
集成电路测试信号连接方法
二、芯片成品测试的连接方法
测试机与被测电路板的连接照片
MT9308分选机
12
第二节 数字集成电路测试方法概述
一、数字集成电路测试的基本概念
数字集成电路测试的意义在于可以直观地检查设计的具体 电路是否能像设计者要求的那样正确地工作。被测试的电路称 为被测器件(DUT:Device Under Test),产生被测电路测试向 量的过程称为测试生成(Test Generation),产生的测试向量又 称为测试图形(Test Pattern)。整个测试过程是通过自动测试设 备(Automatic Test Equipment)对 DUT施加测试图形并捕获和分 析DUT的响应来实现的。
13
一、数字集成电路测试的基本概念
集成电路芯片的测试分为功能测试和参数测试,其中功能测试又分 为两种基本形式:完全测试和功能测试。完全测试就是对芯片进行全部状 态和功能的测试,要考虑集成电路所有的可能状态和功能,即使在实际应 用中某些状态并不会出现。功能测试就是只对在集成电路设计之初所要求 的运算功能或逻辑功能是否正确进行测试。显然,完全测试是完备测试, 功能测试是局部测试。 测试的最终目的,是为了发现电路中由于设计或制造所带来的错误。 错误在不同的层次具有不同的含义:如设计阶段技术规范不完全一致,设 计规则违例:制造阶段使用了错误的元件,不正确的开路等;在电路生存 周期中元件的老化和损耗等。 从测试的结果来看,所有的错误都表现为电路有故障。通常设计错误称 为设计故障,制造错误、物理失效合称为物理故障。 14
15
二、故障模型
l )单固定故障
单固定故障主要反映电路中某根线上的信号不可控,即永 远运行在某一个固定值上。在电路中,如果该线固定在高电平 上,称之为固定 l 故障( stuck - at - 1 ) ;反之则称为固定 0 故障(stuck - at - 0)。如图 给出了一个单固定故障示 例。图中.若与非门的输人端 A 固定接地.则输人端 A 的逻 辑值始终表现为 0 .用s - a – 0(stuck - at – 0)表示,记 为 A / 0。若或门的输出 Y 固定接电源,则输出端 Y的逻辑值 始终表现为 1 ,用s - a - 1(stuck - at - 1)表示。记为 Y/1。 一个单固定故障包含了三个特征: 1)故障线永远固定于某一个逻辑值。 2)故障可以是一个门的输人也可以是一个门的输出。 3)在某一时刻只能有一个故障 16
相关文档
最新文档