计算机组成原理第8章_1
计算机组成原理课件第8章
光笔和持笔的手能挡住图形，而且由于屏幕玻璃的 厚度，光的折射作用和人眼与光笔的视角等影响，常 使画出的图形偏离预想的位置，而图形板无此问题， 而且长时间使用光笔，悬空的手臂会感到疲劳。
鼠标器、跟踪球和操作杆输入
• 光笔和图形板两种输入方式都可以输入绝对坐标， 即只要把光笔点到屏幕上某点或者把游动标放到图 形板的某一点，就可以读取这一点的坐标值。
• 图形板和画笔结合构成二维坐标的输入系统，主要 用于输入工程图等。
• 将图纸贴在图形板上，画笔沿着图纸上的图形移动， 读取图形坐标，即可输入工程图。
• 为了提高读图精度，常用游动标(cursor)代替画笔 与图形板配合使用。
• 游动标是一个手持的方形坐标读出器，游动标上有 一块透明玻璃，玻璃上刻有十字标记。十字标记的 中心就是游动标的中心。使用时将十字中心对准图 形的坐标点上，它比画笔读取的坐标更精确。
• (3) LCD预映显示器： LCD易于对物体进行取景， 预映屏幕允许重放或即时删除图像，删除图像后可 恢复存储容量。
• (4) 图像质量，取决于以下因素：
• ① 一般数字相机依赖于电荷耦合设备(CCD)获取图 像。
• ② 图像的压缩。
• (5) 如果计划让图像在电视上出现，或被盒式磁带 录像机直接录取，有些品牌的相机可自动生成视频 信号。
• 因此条码技术主要包括： 条码编码规则及标准、 条码译码技术、印刷技术、光电扫描技术、通信技 术、计算机技术等。
• 要阅读条码符号所包含的信息需要一个扫描装置。 在正常工作时，扫描器与条码符号之间要保持的距 离称为工作距离，而允许的最大工作距离和最小工 作距离之差称为扫描景深。
• 还有一类坐标输入设备，只能用来输入相对坐标。 鼠标器、跟踪球和操作杆就属于这一种。它们必须 和显示器的光标配合。
计算机组成原理第8章习题指导
第8章CPU的结构和功能例8.1假设指令流水线分取指（IF）、译码（ID）、执行（EX）、回写（WR）四个过程段，共有10条指令连续输入此流水线。
（1）画出指令周期流程。
（2）画出非流水线时空图。
（3）画出流水线时空图。
（4）假设时钟周期为100ns，求流水线的实际吞吐率。
（5）求该流水处理器的加速比。
解:（1）根据指令周期包括IF、ID、EX、WR四个子过程，图8.1（a）为指令周期流程图。
（2）非流水线时空图如图8.1（b）所示。
假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。
（3）流水线时空图如图8.1（c）所示。
由图可见，第一条指令出结果需要4个时钟周期。
当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。
(a)指令周期流程(b) 非流水线时空图(c) 标准流水线时空图图8.1 例8.1答图（4）由图8.1（c）所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为：10/(100ns×13) ≈ 0.77×107条指令/秒（5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔一个时钟周期都输出一个结果。
对于本题四级流水线而言，处理10条指令所需的时钟周期数为T4 = 4 +（10 −1）= 13。
而非流水线处理10条指令需4×10 = 40个时钟周期。
故该流水处理器的加速比为40 ÷13 ≈ 3.08 例8.2设某机有四个中断源1、2、3、4，其硬件排队优先次序按1→2→3→4降序排列，各中断源的服务程序中所对应的屏蔽字如表8.1所示。
表8.1 例8.2各中断源对应的屏蔽字中断源 屏蔽字1 2 3 41 1 1 0 12 0 1 0 03 1 1 1 14 0 1 0 1（1）给出上述四个中断源的中断处理次序。
（2）若四个中断源同时有中断请求，画出CPU执行程序的轨迹。
计算机组成原理-辅助存储器
记录方式的性能指标
❖ 自同步能力
从单个磁道读出的脉冲序列中提取同步时钟脉冲的难易程度。 NRZ、NRZ1没有自同步能力；PM、FM、MFM具有自同步能力。 自同步：能直接从磁盘读出的信号中提取同步信号。
第8章 辅助存储器
❖ 计算机中的存储器分有主存储器和辅助存储 器两大类。
主存储器用来存放需立即使用的程序和数据,要 求存取速度快,通常由半导体存储器构成。
辅助存储器用于存放当前不需立即使用的信息, 一旦需要,再和主存成批地交换数据。它作为主存 的后备和补充,是主机的外部设备,因此又称为外 存储器。
辅助存储器的特点是容量大,成本低,通常在断电 后仍能保存信息,是“非易失性”存储器,其中大 部分存储介质还能脱机保存信息。
在一个记录单元的中间点，记录1时改变电流方向，产生磁化翻 转，记录0时不改变电流方向，不产生磁化翻转。
❖ 不同记录方式的写入电流波形图见P268的图8.4。
不同磁记录方式写入电流波形图
位周期
T 数据序列 1 0 1 1 1
00
01
RZ
NRZ
NRZ1
PM
FM
MFM
读出信号的形成
❖ 当记录介质在磁头下匀速通过时，如磁层的磁化 强度发生变化，将在磁头的读出线圈中感应出电 压。
辅助存储器的种类
❖ 磁表面存储器
将磁性材料沉积在盘片（或带子）表面的基体上 形成记录介质，以绕有线圈的磁头与记录介质的 相对运动来读/写信息。
❖ 光存储器
利用激光束在具有感光特性的表面上存储信息。
计算机组成原理习题 第八章输入输出系统
第八章输入输出系统一、填空题；1.直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对的控制，数据交换不经过CPU,而直接在内存和之间进行。
2.通道是一个特殊功能的，它有自己的专门负责数据输入输出的传输控制。
3.并行I/O接口和串行I/O接口是目前两个最具有权威性的标准接口技术。
4.在计算机系统中，CPU对外围设备的管理，除了程序查询方式、程序中断方式外，还有方式、方式和方式。
5.程序中断方式控制输入输出的主要特点是，可以使A 和B 并行工作。
6.DMA控制器按其A 结构，分为B 型和C 型两种。
7.通道是一个特殊功能的A ，它有自己的B 专门负责数据输入输出的传输控制，CPU只负责C 功能。
8.通道有三种类型：A 通道、B 通道、C 通道。
9.二、选择题：1.下面有关“中断”的叙述，______是不正确的。
A.一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求B.CPU响应中断时暂停运行当前程序，自动转移到中断服务程序C.中断方式一般适用于随机出现的服务D.为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作2.中断向量地址是______。
A. 子程序入口地址B. 中断服务例行程序入口地址C. 中断服务例行程序入口地址的地址D. 主程序返回地址3.在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过______。
A. 移位寄存器B. 数据寄存器C. 锁存器D. 指令寄存器4.下述I/O控制方式中，主要由程序实现的是______。
A. PPU(外围处理机)方式B. 中断方式C. DMA方式D. 通道方式5.采用DMA方式传送数据时，每传送一个数据要占用______的时间。
A. 一个指令周期B. 一个机器周期C. 一个时钟周期D. 一个存储周期6.发生中断请求的条件是______。
A. 一条指令执行结束B. 一次I/O操作开始C. 机器内部发生故障D. 一次DMA操作开始7.中断向量地址是______。
计算机组成原理课后答案
计算机组成原理课后答案习题解答第一章思考题与习题1．什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？计算机系统是指计算机硬件、软件和数据通信设备的物理或逻辑的综合体。
硬件即指计算机的实体部分。
软件是由计算机运行所需的程序及相关文档硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要4．如何理解计算机组成和计算机体系结构？计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O 机理等等计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。
5．冯·诺依曼计算机的特点是什么？(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访(3) 指令和数据均可以用二进制代码表示(4) 指令由操作码和地址码组成(5) 指令在存储器内按顺序存放。
(6) 机器以运算器为中心。
6．画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。
硬件的主要技术指标：(1) 机器字长：指 CPU 一次能处理数据的位数，通常与 CPU 的寄存器位数有关(2) 存储容量：包括主存容量和辅存容量，存放二进制代码的总数＝存储单元个数×存储字长(3) 运算速度：主频、Gibson 法、MIPS 每秒执行百万条指令、CPI 执行一条指令所需时钟周期数、FLOPS 每秒浮点运算次数7．解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；CPU——中央处理器，是计算机硬件的核心部件，由运算器+控制器组成；存储字长——存储器一次存取操作的最大位数；存储容量——存储器中可存二进制代码的总量；机器字长——CPU能同时处理的数据位数；等于处理器内部寄存器位数指令字长——一条指令包含的二进制代码位数；8．解释下列英文代号：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS。
计算机组成原理
计算机组成原理简明教程
⊙第八章输入输出系统
8.3.1中断的基本概念 （3/3）
3、中断的作用 (1) 主机与外部设备并行工作 (2) 实现实时处理 (3) 硬件故障处理 (4) 实现多道程序和分时操作
2013年8月12日
第19页
计算机组成原理简明教程
⊙第八章输入输出系统
第14页
2013年8月12日
计算机组成原理简明教程
⊙第八章输入输出系统
8.2.2 程序查询方式的接口
1、 外设状态寄存器 2、 数据缓冲寄存器 3、 地址译码器 4、 控制逻辑
2013年8月12日
第15页
计算机组成原理简明教程
⊙第八章输入输出系统
8.3程序中断方式
8.3.1 中断的基本概念 8.3.2 CPU响应中断的条件 8.3.3 中断处理 8.3.4 单级中断与多级中断
2013年8月12日
第9页
计算机组成原理简明教程
⊙第八章输入输出系统
8.1.3 I/O组织与外设接口 （3/5）
2、外设接口
接口分类：
（1） 按主机与外设交换信息的方式来分，可以有4种不同类型的接口。 (a) 程序查询式接口 – CPU执行相应的程序段来完成I/O数据传送； – I/O接口逻辑：数据缓冲寄存器，设备状态寄存器，设备地址译码器以 及I/O操作方式和定时联络控制等电路。 (b) 中断式接口 – CPU执行中断服务程序来完成I/O数据传送； – 除上述电路外，还要有一个中断控制器。 (c) DMA接口 – 支持直接存储器存取方式工作的（I/O）数据传送，即无需CPU的干预， 可在主存与外设之间直接进行数据传送。 – 接口硬件除基本的I/O接口逻辑外，最关键的还应有一个DMA控制器。 (d) 通道式控制接口通信的实质与第3种方式相同
计算机组成原理课件第08章
一、接口的功能和组成
1、总线连接方式的I/O接口电路 、总线连接方式的 接口电路 在总线结构的计算机系统中，每一台 I/O设备都是通过I/O接口挂到系统总线上 的。如图示：
数据线： 数据线：传送数据信息 ，其根数一般等于存储 字长的位数或字符的位 数。双向。 设备选择线： 设备选择线：传送设备 码，其根数取决于I/O指 令中设备码的位数。单 向。 命令线： 命令线：传输CPU向设 备发出的各种命令信号 ，其根数与命令信号多 少有关。单向总线。 状态线： 状态线：向主机报告I/O 设备状态的信号线。单 向总线。
CPU在任何瞬间只能接受一个中断源 CPU在任何瞬间只能接受一个中断源 的请求。 的请求。因此，当多个中断源提出中断请 求时，CPU必须对各中断源的请求进行排 队，且只能接受级别最高的中断源的请求 ，不允许级别低的中断源中断正在运行的 中断服务程序。此时，就可用MASK来改 变中断源的优先级别。 另外，CPU总是在统一的时间，即执 CPU总是在统一的时间， 总是在统一的时间 行每一条指令的最后时刻， 行每一条指令的最后时刻，查询所有设备 是否有中断请求。 是否有中断请求。 接口电路中D、INTR、MASK和中断 查询信号的关系如图示：
2、排队器 、 当多个中断源同时向CPU提出请求时，经 排队器的排队，只有优先级高的中断源排上 队，这样就能实现CPU按中断源优先级的高 低响应中断请求。 下图是设在各个接口电路中的排队电路— —链式排队器。
其中首尾相接的虚线部分组成的门电路是排 当各中断源均无中断请求时，各INTRi 为高电 队器的核心，由一个非门和一个与非门构成。 平，其INTP1 '、 INTP2' 、 INTP3 '……均为高电平 中断源优先级最高的是1号中断源。当多个中 。一旦某中断源提出中断请求,就迫使比其优先级 断源提出中断请求时，排队器输出端INTPi， 低的中断源之INTPi '变为低电平，封锁其发中断 只有一个为高电平，表示该中断源排上队。 请求。
《计算机组成原理》8-输入输出系统
允许中断３
INTA &
&
&
允许中断４ &
&
&
&
1
1
1
1
INTR1
INTR2
INTR3
（ b） 串 行 优 先 链 中 断 排 队 线 路
INTR4
&
至下一级
≥1
INT
程序中断方式
2、中断的处理过程
✓ 软件排队的基本做法是：当CPU访问到 INT0
中
有中断请求时，则保留好中断断点后立
断 服
即进入软件排队程序的入口。从最高优
✓ 中断排队的实现 可以用硬件排队或软件排队两种方法来实现
➢ 硬件排队方式 硬件排队的基本特点是，优先级别高的中断源提出中 断请求后，就自动封锁优先级别较低的中断源的中断请求
➢ 软件排队方式 软件排队是通过编写查询程序实现的。
程序中断方式
2、中断的处理过程
➢ 硬排队方式 I N T R0
INTR1 1
程序直接控制方式
2、条件传送方式
✓ 通过程序查询接口中的状态来控制数据传送的方式，也被称为程序查询 方式。
✓ 程序查询方式中，在执行一次有效的数据传送操作之前，必须对外部设 备的状态进行查询，如果外部设备准备就绪，才能执行数据传送操作。
程序直接控制方式
2、条件传送方式
检查状态标记
N 准备就绪？ Y 执行数据传送
I/O接口
1、接口的概念
✓ 介于主机与外部设备之间的一种缓冲电路称为I/O接口电路，简称I/O接口
（Interface）
✓ 对于主机，I/O接口提供了外部设备的工作状态及数据；对于外部设备，I/O
西安交大计算机组成原理—习题解答(第八章)
.
Q D C1 +5V
。. .
。
&
。 Q R。
.。
Q D C2 Q R
.
Q D C3
. .
1 。
。
。 Q R。
.
Q D C4
. .
。 Q R。
。
&
CLR
。 S D
Q C5
。
Q
.
10MH 脉冲源
.
Copyright ©2012 Computer Organization Group. All rights reserved.
第八章 8.5 ⑵ 解 时序产生器
⑵ 时序产生器逻辑图如下： 节拍译码逻辑如下： T1=C1·/C2 T2=C2 T3=/C1
+5V T3 & T1 & T2 &
Q D C1
. 。.
。
&
。 Q R。
. . 。
Q D C2 Q R
. .
1 。
。
Q D C3
。 Q R。
。
&
CLR
。 S D
Q C4
。
Q
Copyright ©2012 Computer Organization Group. All rights reserved.
第八章 8.2
8.2请分别分析用硬布线和门阵列两种组合逻辑控制单 元设计技术设计控制器的特点。 解：这两种技术采用的设计方法一样，均为组合逻辑 设计技术，但实现方法不一样。硬布线控制单元基于 传统的逻辑门电路组合逻辑设计方法来构建控制单元 ，门阵列控制器则采用集成度更高、性能更好的门阵 列芯片，利用硬件描述语言等工具编程完成逻辑设计 、通过烧制实现门阵列芯片内部的电路制作。
计算机组成原理第8章汇总
2020年10月3日
7
根据系统配置的不同，多级中断还可以分为一维 多级中断和二维多级中断。
2020年10月3日
8
8.3 DMA方式 8.3.1 DMA(直接内存访问)的基本概念
DMA是一种完全由硬件执行I/O交换的工作方式。 CPU与外设交换信息时，DMA控制器完全接管CPU对总 线的控制权，数据交换不经过CPU，而直接在内存和 I/O设备之间进行。
D.DMA
11.DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种
情况称为( )。
பைடு நூலகம்
2020年10月3日
17
A.停止CPU访问主存
5.在DMA传送期间，总线控制权通常由( )。
A.CPU掌握
B.DMA控制器掌握
C.主存掌握
D.外部设备掌握
6.下列选项中，( )不是发生中断请求的条件。
A.一条指令执行结束
B.一次I/O操作结束
C.机器内部发生故障
D.一次DMA操作结束
2020年10月3日
16
7.下列说法正确的是( )。
A.程序中断过程是由硬件和中断服务程序共同完成的
计算机组成原理
第八章 CPU与外界交换信息的方式
2020年10月3日
1
8.1 程序查询方式 8.1.1 设备编址 1.统一编址。I/O设备中的控制寄存器、数据寄存器 等设备，与内存单元联合一起编址。 2.单独编址。内存单元和I/O设备分开编址，访存和 访问I/O设备时，各自使用具有不同OP的指令。 8.1.2 程序查询方式的接口
2020年10月3日
14
①数组多路通道。 ②字节多路通道。
2020年10月3日
唐朔飞《计算机组成原理》复习笔记(CPU的结构和功能)【圣才出品】
第8章CPU的结构和功能8.1复习笔记一、CPU的结构1．CPU的含义CPU实质包括运算器和控制器两大部分。
CPU必须具有控制程序的顺序执行（称指令控制）、产生完成每条指令所需的控制命令（称操作控制）、对各种操作加以时间上的控制（称时间控制）、对数据进行算术运算和逻辑运算（数据加工）以及处理中断等功能。
2．CPU结构框图CPU的内部结构如图8-1所示。
图8-1CPU内部结构图3．CPU的寄存器CPU中的寄存器大致可分两类：一类属于用户可见寄存器，用户可对这类寄存器编程，以及通过优化使CPU因使用这类寄存器而减少对主存的访问次数；另一类属于控制和状态寄存器，用户不可对这类寄存器编程，它们被控制部件使用，以控制CPU的操作，也可被带有特权的操作系统程序使用，从而控制程序的执行。
（1）用户可见寄存器①通用寄存器通用寄存器可由程序设计者指定许多功能，可用于存放操作数，也可作为满足某种寻址方式所需的寄存器。
②数据寄存器③地址寄存器④条件码寄存器（2）控制和状态寄存器①MAR：存储器地址寄存器，用于存放将被访问的存储单元的地址。
②MDR：存储器数据寄存器，用于存放欲存入存储器中的数据或最近从存储器中读出的数据。
③PC：程序计数器，存放现行指令的地址，通常具有计数功能。
④IR：指令寄存器，存放当前欲执行的指令。
4．控制单元控制单元（CU）是提供完成计算机全部指令操作的微操作命令序列部件。
二、指令周期1．指令周期的基本概念CPU每取出并执行一条指令所需的全部时间称为指令周期，即CPU完成一条指令的时间。
一个完整的指令周期应包括取指、间址、执行和中断4个子周期。
间址周期和中断周期不一定包含在每个指令周期内。
这4个周期又可称为CPU的工作周期，为了区别它们，在CPU内可设置4个标志触发器，如图8-2所示。
图8-2CPU工作周期的标志图8-2所示的FE、IND、EX和INT分别对应取指、间址、执行和中断4个周期，并以“1”状态表示有效，它们分别由1→FE、1→IND、1→EX和1→INT这4个信号控制。
计算机组成原理第8章PPT课件
评价鼠标性能最重要的指标是DPI(Dots Per Inch)，它
表示鼠标每移动一英寸所能检测出的点数，DPI小，用来定
位的点数就少，定位精度就低。反之，DPI大，用来定位的
点数就多，定位精度就高。通常鼠标的DPI为400或800。
评价新型光电鼠标还有一个专用的性能指标——帧速
率（也称为扫描频率或刷新频率）。它表示DSP每秒钟能够
处理的图像帧数。帧速率越高，鼠标的灵敏度越好。
按鼠标上的按键数量分，鼠标分为两键鼠标、三键鼠
标、五键鼠标和新型的多键鼠标。
鼠标与主机的接口主要有PS/2和USB两种。
9
计算机组成原理 8.9
19.08.2020
哈尔滨工业大学 李东 教授
第8章 计算机外部设备
8. 1 输入设备
8. 2 输出设备
8. 2.1 阴极射线管(Cathode Ray Tube, CRT)显示器
第8章 计算机外部设备
8. 1 输入设备
8. 1.1 键盘
8. 1.2 鼠标
8. 2 输出设备
8. 2.1 阴极射线管显示器
8. 2.2 平板显示器
8. 2.3 打印机
8. 3 辅存设备
8. 3.1 硬盘
8. 3.2 光盘
1
计算机组成原理 8.1
19.08.2020
哈尔滨工业大学 李东 教授
整体概述
非编码键盘的结构简单，并且通过软件能为某些键的功 能进行重定义。目前，绝大多数键盘是非编码键盘。
为了更好地利用击键状态来表达用户的意愿，每个键的 扫描码又分为接通扫描码（简称通码）和断开扫描码（简称 断码）。当键被按下时，发送通码；松开时，发送断码。主 流微机键盘PS/2的通码为1字节，断码为2字节。断码的第一 个字节是F0H，第二个字节是该键的通码。
计算机组成原理第八章课后部分答案解析
8、1 CPU有哪些功能？画出其结构框图并简要说明每个部件得作用。
解:CPU得主要功能就是执行存放在主存储器中得程序即机器指令、CPU就ALU:实现算逻运算寄存器:存放操作数CU:发出各种操作命令序列得控制部件中断系统:处理异常情况与特殊请求8、2 什么就是指令周期？指令周期就是否有一个固定值？为什么？解:指令周期:指取出并执行完一条指令所需得时间。
由于计算机中各种指令执行所需得时间差异很大,因此为了提高CPU运行效率,即使在同步控制得机器中,不同指令得指令周期长度都就是不一致得,也就就是说指令周期对于不同得指令来说不就是一个固定值。
8、3 画出指令周期得流程图,分别说明图中每个子周期得作用。
解:指令周期流程图取指周期:取指令间址周期:取有效地址执行周期:取操作数(当指令为访存指令时)中断周期:保存程序断点8、4 设CPU内有这些部件:PC、IR、SP、AC、MAR、MDR、CU。
(1)画出完成简洁寻址得取数指令“LDAX”(将主存某地址单元得内容取至AC中)得数据流(从取指令开始)。
(2)画出中断周期得数据流。
解:CPU中得数据通路结构方式有直接连线、单总线、双总线、三总线等形式,目前大多采用总线结构,直接连线方式仅适用于结构特别简单得机器中。
下面采用单总线形式连接各部件,框图如下:(1)LDAX指令周期数据流程图:(2)中断周期流程图如下:8、7 什么叫系统得并行性？粗粒度并行与细粒度并行有什么区别？解:并行性:包含同时性与并发性。
同时性指两个或两个以上得事件在同一时刻发生,并发性指两个或多个事件在同一时间段发生。
即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同得功能,只要在时间上存在相互重叠,就存在并行性。
粗粒度并行就是指多个处理机上分别运行多个进程,由多台处理机合作完成一个程序,一般算法实现。
细粒度并行就是指在处理机得指令级与操作级得并行性。
8、8 什么就是指令流水？画出指令二级流水与四级流水得示意图,它们中哪一个更能提高处理器速度,为什么？解:指令流水:指将一条指令得执行过程分为n个操作时间大致相等得阶段,每个阶段由一个独立得功能部件来完成,这样n个部件可以同时执行n条指令得不同阶段,从而大大提高CPU得吞吐率。
计算机组成原理习题答案第八章
1．说明磁介质存储器的存储原理。
解：磁介质存储器的存储过程是一种电磁转换的过程。
在磁介质存储器中，信息是记录在一薄层磁性材料上的，这个薄层称为磁层。
磁层与所附着的载体称为记录介质或记录媒体。
磁头是磁记录设备的关键部件之一，是一种电磁转换元件，能把电脉冲表示的二进制代码转换成磁记录介质上的磁化状态，即电→磁转换；反过来，能把磁记录介质上的磁化状态转换成电脉冲，即磁→电转换。
2 ．分别用RZ 、NRZ 、NRZ唱１、PE 、FM 、MFM 和M２FM 制记录方式记录下述数据序列，画出写电流波形。
（１）１１０１１０１１１０１１０（２）１０１０１１００１１０００解：（１）写电流波形如图７唱９（a）所示。
（２）写电流波形如图７唱９（b）所示。
图７唱９写电流波形3 ．若对磁介质存储器写入数据序列１００１１，请画出不归零唱１制、调相制、调频制、改进的调频制等记录方式的写电流波形。
解：写电流波形如图７唱１０所示。
图７唱１０写电流波形4 ．主存储器与磁介质存储器在工作速度方面的指标有什么不同？为什么磁盘存储器采用两个以上的指标来说明其工作速度？解：主存储器速度指标主要有存取速度和存取周期，而磁介质存储器速度指标为平均存取时间，这是因为磁介质存储器采用顺序存取或直接存取方式。
磁盘存储器的平均存取时间至少应当包括平均寻道时间和平均等待时间两部分，因为磁盘存储器首先需要将磁头移动到指定的磁道上，然后将记录块旋转到磁头的下方才能进行读写。
5 ．某磁盘组有六片磁盘，每片可有两个记录面，存储区域内径为２２cm ，外__________径为３３cm ，道密度４０道／cm ，位密度４００b／cm ，转速２４００r／min 。
试问：（１）共有多少个存储面可用？（２）共有多少个圆柱面？（３）整个磁盘组的总存储容量有多少？（４）数据传送率是多少？（５）如果某文件长度超过一个磁道的容量，应将它记录在同一存储面上还是记录在同一圆柱面上？为什么？（６）如果采用定长信息块记录格式，直接寻址的最小单位是什么？寻址命令中如何表示磁盘地址？解：（１）６×２＝１２（面），共有１２个存储面可用。
计算机组成原理第八章单元测试(含答案)
第八章、输入输出系统输入输出系统测试1、8086 CPU对I/O接口的编址采用了（）。
A、I/O端口和存储器统一编址B、I/O端口和寄存器统一编址C、I/O端口独立编址D、输入/输出端口分别编址2、采用DMA方式传送数据时，每传送一个数据就要用一个（）时间。
A、指令周期B、机器周期C、存储周期D、总线周期3、某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。
该中断处理需要X秒。
另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒（）次中断请求。
A、N /（NX + Y）B、N /（X + Y）NC、min[1 / X ,1 / Y]D、max[1 / X ,1 / Y]4、中断向量地址是（）。
A、子程序入口地址B、中断服务例行程序入口地址C、中断服务例行程序入口地址的指示器D、中断返回地址5、为了便于实现多级中断，保存现场信息最有效的办法是采用（）。
A、通用寄存器B、堆栈C、存储器D、外存6、在单级中断系统中，CPU一旦响应中断，则立即关闭（）标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A、中断允许B、中断请求C、中断屏蔽D、中断保护7、周期挪用方式常用于（）方式的输入/输出中。
A、DMAB、中断C、程序传送D、通道8、一台计算机对n个数据源进行分时采集，送入主存，然后分时处理。
采集数据时，最好的方案是使用（）。
A、堆栈缓冲区B、一个指针的缓冲区C、两个指针的单缓冲区D、n个指针的n个缓冲区9、通道对CPU的请求形式是（）。
A、自陷B、中断C、通道命令D、跳转指令10、描述PCI总线中基本概念正确的句子是（）。
A、HOST 总线不仅连接主存，还可以连接多个CPUB、PCI 总线体系中有三种桥，它们都是PCI 设备C、以桥连接实现的PCI总线结构不允许许多条总线并行工作D、桥的作用可使所有的存取都按CPU 的需要出现在总线上11、如果机器采用中断方式进行输入和输出，发生中断请求条件的是（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5 … … … n-1 n
5 … … … n-1 n
1
2
3
4
5 … … … n-1 n
T时间
mΔt
(n-1) Δt
效率 =
流水线各段处于工作时间的时空区 流水线中各段总的时空区
=
S空间
空间
mnΔt m(m + n -1) Δt
n = (m + n -1)
n条指令,每条指令4段
S4 S3 S2 S1
存储器 CU
MDR
8.3 指 令 流 水
一、如何提高机器速度
1. 提高访存速度 高间的传送速度 中断 DMA 通道 I/O 处理机 多总线
3. 提高运算器速度 高速芯片 改进算法 快速进位链
• 提高整机处理能力 高速器件 改进系统结构 ，开发系统的并行性
执行周期
指令周期
ADD mem
取指周期
执行周期 … 指令周期
MUL mem
3. 具有间接寻址的指令周期
取指周期 间址周期 指令周期 执行周期
4. 带有中断周期的指令周期
取指周期 间址周期 执行周期 中断周期
指令周期
5. 指令周期流程
取指周期 是 间址周期
有间址吗？ 否 执行周期
有中断吗？ 否
是
中断周期
用于特殊的寻址方式 段基值 栈指针
(4) 条件码寄存器 存放条件码，可作程序分支的依据 如 正、负、零、溢出、进位等
2. 控制和状态寄存器
(1) 控制寄存器
PC MAR M
MDR
IR
控制 CPU 操作 其中 MAR、MDR、IR PC 用户不可见 用户可见
(2) 状态寄存器
状态寄存器 PSW 寄存器 举例 存放条件码 存放程序状态字，中断标志
二、系统的并行性
1. 并行的概念 并发 两个或两个以上事件在 同一时间段 发生
并行
同时 两个或两个以上事件在 同一时刻 发生
时间上互相重叠 2. 并行性的等级
过程级（作业、进程） 指令级（指令之间） （指令内部）
粗粒度 细粒度
软件实现 硬件实现
三、指令流水原理
1. 指令的串行执行
取指令 1 执行指令 1 取指令 2 执行指令 2 取指令 3 执行指令 3 …
则
nm · t nm Δ Sp = = m Δ t +(n-1) Δ t · · m + n -1
3. 效率
流水线中各功能段的 利用率 由于流水线有 建立时间 和 排空时间 因此各功能段的 设备不可能 一直 处于 工作 状态
S空间
空间
S4 S3 S2 S1
1 1 1 2 2 3
2 3 4
3 4
4
5 … … … n-1 n
P340 8086
8.2 指 令 周 期
一、 指令周期的基本概念
1 . 指令周期
取出并执行一条指令所需的全部时间 取指、分析 完成一条指令 执行
取指阶段 取指周期 （取指、分析）
取指周期 执行周期
执行阶段 执行周期 （执行指令）
指令周期
2. 每条指令的指令周期不同
取指周期 指令周期
NOP
取指周期
6. CPU 工作周期的标志
CPU 访存有四种性质
取 指令
取 地址 取 操作数 存 程序断点 FE
D CLK
CPU 的
4个工作周期 取指周期 间址周期 执行周期 中断周期
IND
D
EX
D
INT
D
1
FE
1
IND
1
EX
1
INT
二、 指令周期的数据流
1. 取指周期数据流
地 址 总 线 数 据 总 线 控 制 总 线
第８章 CPU 的结构和功能
8.1 CPU 的结构 8.2 指令周期
8.3 指令流水 8.4 中断系统
8.1 CPU 的结构
一、 CPU 的功能
1. 控制器的功能
取指令
分析指令 执行指令，发出各种操作命令 控制程序输入及结果的输出 总线管理 处理异常情况和特殊请求 2. 运算器的功能 实现算术运算和逻辑运算
取指令 部件
指令部件 缓冲区
执行指令 部件
(2) 条件转移指令 对指令流水的影响 必须等 上条 指令执行结束，才能确定 下条 指令的地址，
造成时间损失
猜测法
解决办法 ？
FI DI CO FO EI WO
Fetch Instruction Decode Instruction Calculate operand address Fetch operand Execute instruction Write back operand
1 1 1 2 2 3
2 3 4
3 4
4
5 … … … n-1 n
5 … … … n-1 n
5 … … … n-1 n
1
2
3
4
5 … … … n-1 n
T时间
mΔt
(n-1) Δt
• P 354 • 例题 8.1
4. 指令的六级流水
t
1
指令 1 指令 2 指令 3 FI
2
DI FI
3
CO DI FI
4
FO CO DI
5
6
7
8
9
10
11
12 13
14
EI WO FO EI WO CO FO DI FI EI CO DI FI WO
指令 4
指令 5 指令 6 指令 7 指令 8 指令 9
FI
DI
FI
CO FO
EI WO
FO DI FI EI CO DI FI WO EI FO CO DI WO EI WO FO EI WO EI WO CO FO CO FO
完成 一条指令
6 个时间单位 6 × 9 ＝ 54 个时间单位 14 个时间单位
串行执行
六级流水
五、流水线性能
1. 吞吐率 单位时间内 流水线所完成指令的 数量 设 m 段的流水线各段时间为Δ t • 最大吞吐率 • 实际吞吐率
Tpmax =
Δt
1
连续处理 n 条指令的吞吐率为
n Tp = m · t+ (n-1) ·Δ t Δ
2. 加速比 Sp
设流水线各段时间为 Δ T, 每条指令 m 段
非流水线的速度与m 段的 流水线的速度 之比 完成 n 条指令在等效的非流水线上共需 T ′= nm ·Δ t 完成 n 条指令在 m 段流水线上共需 T = m · t + (n-1) · t Δ Δ
控制信号
内 部 CPU 数 据 总 线
寄存器
…
CU 中断 系统
三、 CPU 的寄存器
1. 用户可见寄存器 (1) 通用寄存器 存放操作数 可作 某种寻址方式所需的 专用寄存器
(2) 数据寄存器
存放操作数（满足各种数据类型）
两个寄存器拼接存放双倍字长数据
(3) 地址寄存器
存放地址，其位数应满足最大的地址范围
CPU
PC
MAR 存储器 CU
+1 IR
MDR
2. 间址周期数据流
地 址 总 线 数 据 总 线
CPU
控 制 总 线
PC
MAR
存储器
CU
IR
MDR
3. 执行周期数据流
不同指令的执行周期数据流不同
4 . 中断周期数据流
CPU 地 址 总 线 数 据 总 线
控 制 总 线
SP
PC MAR
Int list
取指令 执行指令
取指令部件
完成
执行指令部件 完成
总有一个部件 空闲
2. 指令的二级流水
取指令 1 执行指令 1
取指令 2 执行指令 2
取指令 3 执行指令 3
指令预取 若 取指 和 执行 阶段时间上 完全重叠 指令周期 减半 速度提高 1 倍
3. 影响指令流水效率加倍的因素
(1) 执行时间 > 取指时间
指令控制
操作控制
时间控制
处理中断
数据加工
二、CPU 结构框图
1. CPU 与系统总线
指令控制 PC IR CU 时序电路 ALU 寄存器 中断系统
操作控制
时间控制 数据加工 处理中断
CPU
ALU
中断 系统
寄存器
控 制 总 线 数 据 总 线 地 址 总 线
CU
2. CPU 的内部结构
ALU
状态标志 移位 取反 算术和 布尔逻辑