数字钟设计报告

目录

1 设计目的 (3)

2 设计任务 (3)

3数字电子钟的电路系统设计 (3)

3.1 设计原理 (3)

3.2 方案确定 (4)

3.2.1 设计方案一 (4)

3.2.2 设计方案二 (5)

3.2.3 两种方案的比较 (5)

3.2.4 设计方案的确定 (6)

3.3 数字电子钟的电路设计 (6)

3.3.1 电源电路的设计 (6)

3.3.2 时间计数电路的设计 (7)

3.3.3 正点报时电路的设计 (8)

3.3.4 校时电路的设计 (9)

3.3.5 秒信号发生器的设计 (9)

3.3.6 译码驱动显示电路 (11)

3.3.7 数字电子钟的整体电路 (11)

3.4设计电路的计算机模拟仿真与调试 (14)

4 电路的装配过程 (15)

4.1电路模拟仿真调试 (15)

4.2电路焊接 (15)

4.3 实物的实际调试 (15)

5实验数据和误差分析 (15)

5.1实验数据 (15)

5.2 误差分析 (16)

6 元件清单 (16)

7 课程设计的收获、体会和建议 (17)

致谢 (19)

参考文献 (20)

1 设计目的

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合。

总的来说，此次课程设计，有助于学生对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。

2 设计任务

设计制作一个数字电子钟

设计指标：

1．时间计数电路采用24进制，从00开始到23后再回到00；

2．各用2位数码管显示时、分、秒；

3．具有自动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间；4．计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。

5．为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。

3 数字电子钟的电路系统设计

下面将详细介绍整个数字电子钟的电路系统设计过程。其中包括数字电子钟的设计原理，设计方案的确定，数字电子钟的电路设计计算机仿真，电路的设计与调试几个设计部分。

3.1 设计原理

数字电子钟是一个对标准频率（1HZ）进行计数的计数电路。它由振荡器、分配器、计数器、译码器和显示器电路组成。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。

通过校时电路可以对分和时进行校时，且计时过程具有报时功能，当时间到达整点前10

秒开始，蜂鸣器1秒响1秒停地响5次。

3.2 方案确定

通过查找资料并展开讨论，共讨论出两个不同的设计方案，表面上看，似乎两个方案都符合要求，但经过反复深究，并将两个方案加以比较，最终确定一个既符合本设计要求又具有比较强的可行性的方案作为此次设计的对象。

3.2.1 设计方案一

方案一的设计主要是由555振荡电路，时间计数电路，校时电路和译码驱动电路组成。而分频器采用3片集成电路计数器74LS90，每片为1/10分频，3片级联则可获得所需的频率信号。而时间计数电路由74LS90组成，分为一个24进制电路和两个60进制电路。校时电路则由开关组成。

设计方案一的设计原理图如图1

图1 设计方案一的设计原理图

3.2.2 设计方案二

方案二的设计主要由晶体振荡电路，时间计数电路，校时电路，译码驱动电路。其中，时间计数电路用六个74LS90组成。校时电路主要由 HD74KS00P 组成RS 触发器，而且加入消抖电路，达到了自动校时的效果。

设计方案二的设计原理图如下

U1

A B C D E F G

CK

U2

A B C D E F G

CK

U3

A B C D E F G

CK

U4

A B C D E F G

CK

U5

A B C D E F G

CK

U6

A B C D E F G

CK

图2 设计方案二的设计原理图

3.2.3 两种方案的比较

1、在数字电路设计中，两种方案采用了不同的元器件，但都达到了数字时钟功能。

2、第一个方案采用了简单的开关形式进行校时，而第二个方案则采用了由RS 触发

器组成的具有消抖动的消抖校时电路，消除了输入脉冲的不稳定性，使得在校时过程中不影响计数。

3、第一个方案采用了74LS48的译码芯片，而第二个方案则采用了MCI 4511D 译码芯片，显然，前者价格昂贵，后者经济实惠。

4、第一个方案采用了555振荡器，输出脉冲既不精确也不够稳定，而第二个方案则采用了晶体振荡电路，其输出脉冲较精确，稳定。

5、第一个方案采用了3片74LS90作为分频器，而第二个方案则采用了1片74LS74作为二级分频器，电路较前者简单。

3.2.4 设计方案的确定

鉴于第一种方案有比较多的局限性，而方案二则比较方便实用，再根据本次设计的具体要求与所学的知识，确定方案二为本次设计采用的方案。

3.3 数字电子钟的电路设计

下面将介绍第二个设计方案的设计电路。其中包括电源电路的设计、时间计数电路的设计、正点报时电路的设计、校时电路的设计、秒信号发生器的设计、译码驱动显示电路的设计几个部分。

3.3.1 电源电路的设计

由于本设计所用芯片的数目较多，而且数字钟需要比较稳定的电压才能使得计数正常、稳定、精确。所以采用L7805CV稳压集成块做稳压电路，并为了更好的消除电压谐波，所以采用了2000µf的滤波电容，以此得到稳定的电压。

电源电路:用7805集成块做稳压电路。如图3

图3 电源电路