六进制同步加减法计数器课设报告
六进制同步加法计数器(无效状态为010,100)课程设计
001011101××××××110000111六进制同步加法计数器（无效状态为010，100）3.1 目的和意义通过课程设计锻炼动手能力和思维能力检测实际操作能力以及所学知识。
增强对所学知识的认识，加深电路的理解，使所学知识形成一个串联网巩固知新。
扩展知识面。
使自己对所学知识有一个总括的把握。
3.2 设计要求及分析3.2.1 要求：设计一个六进制同步加法计数器（无效状态为010，100）3.2.2 设计总框图：六进制同步加法计数器8421 BCD 码CP输入加法计数器脉冲.3 设计过程3.3.1 状态图000 001 011 101 110 1113.3.2 选择触发器、求时钟方程、和状态方程1、 选择触发器由于JK触发器功能齐全、使用灵活，故选用3个下降沿出发的边沿JK 触发器。
2、 求时钟方程CP 0=CP 1=CP 2==CP3、 卡诺图 Q n 1Q n 0Q n 2 00 01 11 101Q 2n+1卡诺图为：001××11010××11111××1Q n 1Q n 0Q n 2 00 01 11 100 1Q 1n+1卡诺图为：Q n 1Q n 0Q n 2 00 01 11 100 1Q 0n+1 卡诺图为：Q n 1Q n 0Q n 2 00 01 11 100 14、 状态方程：Q 2n+1=Q n 2 Q n 1 +(Q n 0+Q n 1)Q n 2Q 1n+1= Q n 0Q n 1+ Q n 0Q n 1Q 0n+1 = Q n 0 + Q n 2Q n 15、 驱动方程为：J 2= Q n 1 K 2= Q n 1Q n 0J 1= Q n 0 K1= Q n 0J 0 =1 K 0= Q n 2.3 逻辑接线图3.4 电路原理图3.5实验仪器74LS112芯片2块，74LS08芯片1块，开关导线若干.6 实验结论（分析实验中出现的故障及产生的原因）实验正常，每个芯片运行正常。
六进制同步加减法计数器课设报告
课程设计任务书目录1 数字电子设计部分 (1)2 模拟电子设计部分 (8)2.1 课程设计的目的与作用................................ 错误!未定义书签。
2.1.1课程设计....................................... 错误!未定义书签。
2.2 设计任务、及所用multisim软件环境介绍............... 错误!未定义书签。
2.3 电路模型的建立...................................... 错误!未定义书签。
2.4 理论分析及计算...................................... 错误!未定义书签。
2.5 仿真结果分析........................................ 错误!未定义书签。
2.6 设计总结和体会...................................... 错误!未定义书签。
2.7 参考文献............................................ 错误!未定义书签。
正文（宋体，小四）1 数字电子设计部分题目一 三进制二进制同步减法计数器的设计（无效态001，010）一．课程设计的目的1、了解串行序列信号检测器的工作原理和逻辑功能2、掌握串行序列信号检测器电路的分析，设计方法及应用。
3、学会正确使用JK 触发器。
二．设计的总体框图Y三。
设计过程1.状态图000 111 110 101 100 0112.时序图/0 /0 /0 /0/0/1CPQ2nQ1nQ0n3.触发器名称：选用三个CP下降沿触发的边沿JK触发器74LS1124.状态方程.驱动方程.时钟方程时钟方程:CP=CP0=CP1=CP2Q n1Q0nQ2n00 01 11 100 111XXX000XXX1 011100110 101Q1n Q0nQ2n00 01 11 100 1 X 0 X1 0 1 1 1Q2n+1的卡诺图Q1n+1的卡诺图n+1的卡诺图Q由卡诺图得出的状态方程Q2n+1=Q2n Q1n+ Q2n（Q0n +Q1n）Q1n+1=Q0Q1n+ Q1n Q0n Q2nQ0n+1= Q0n 由卡诺图得出的驱动方程:J0=1 J1= Q0n J2=Q1nK0=1k1=Q0n Q2n K2=Q1n Q0n检查能否自启动：010110001（有效状态）可以自启动四.设计的逻辑电路图题目二 序列信号发生器的设计（检测序列为100111）一、 课程设计的目的1、了解序列信号发生器的工作原理和逻辑功能2、掌握序列信号发生器电路的分析，设计方法及应用。
数电课设六进制同步加法计数器(无效态00-111)
1.课程设计的目的与作用1.加深对教材的理解和思考，并通过实验设计、验证证实理论的正确性。
2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。
3.检测自己的数字电子技术掌握能力。
2.设计任务1.六进制同步加法计数器（无效态010,111）2.串行序列发生器的设计（检测序列010100）3.用集成芯片设计26进制加法器并显示3.设计及仿真分析过程3.1六进制同步加法计数器（无效态010,111）000 001 011 100 101 110排列：012Q Q Q 图1.状态图3.1.1设计过程1.选择触发器由于JK 触发器功能齐全，使用灵活，这里选用3个时钟下降沿触发的边沿JK 触发器。
2.求时钟方程由于要求构成的是同步计数器，显然各个触发器的时钟信号都应使用输入计数脉冲CP,即CP 0=CP 1=CP 2=CP3.求输出方程由状态图可直接得到C=Q2n Q1n Qn（式1）4.求状态方程由图1所示的状态图可直接画出如图2 所示电路次态的卡诺图。
再分解开便可以得到图3 所示的各触发器的卡诺图。
Q 2n Q1n Q2n 00 01 11 100 001 011 100 ×××1 101 110 ××× 000图2.同步加法计数器次态的卡诺图Q 2n Q1n Q2n 00 01 11 100 1 ×1 1 1 ×图2.1 Q2n+1的卡诺图Q 2n Q1n Q2n00 01 11 100 1 ×1 1 ×图2.2 Q1n+1的卡诺图Q 2n Q1n Q2n00 01 11 100 1 1 ×1 1 ×图2.3 Q1n+1的卡诺图显然，由图3所示各触发器的卡诺图，可直接写出下列状态方程：⎪⎪⎩⎪⎪⎨⎧+==+=+++n n n n n n nn n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q 01201100111121212 （式2）5.求驱动方程JK 触发器的特征方程为：n n n Q K Q J Q+=+1（式3）变换状态方程（式2），使之与特征方程（式3）的形式一致，比较后得出驱动 方程n Q K J 122==n01Q J = 11=Kn Q J 10= n nQ Q K 120= (式4)6.检查电路能否自启动将无效态010,111代入状态方程（式2）进行计算，无效态不成循环，故此时序电路能自启动。
六进制同步加法计数器
目录1.数字电子设计提要 (3)1.1课程设计的目的与作用 (3)1.2设计任务 (3)1.3multisim软件环境介绍 (3)1.4 Multisim软件界面介绍 (4)2.六进制同步加法计数器 (6)2.1设计任务 (6)2.2设计原理 (6)2.3设计过程 (6)2.3.1设计的总框图 (6)2.3.2设计流程 (6)2.4实验仪器 (9)2.5 实验结论 (9)3. 串行序列发生器的设计 (10)3.1设计任务 (10)3.2设计原理 (10)3.3设计过程 (10)3.3.1设计总框图 (10)3.3.2设计流程 (10)3.4实验仪器 (13)3.5 实验结论 (13)4基于74161芯片仿真设计63进制加法计数器并显示计数过程 (13)4.1设计任务 (13)4.2设计原理 (13)4.3设计过程 (14)4.4实验仪器 (15)4.5实验结论 (15)5设计总结和体会 (16)6参考文献 (17)1.数字电子设计提要1.1课程设计的目的与作用1.了解同步计数器及序列信号检测器工作原理；2.掌握计数器电路的分析，设计方法及应用；3.掌握序列信号检测器的分析，设计方法及应用；4.学会正确使用JK触发器。
1.2设计任务1.六进制同步加法计数器（无效态：000，011）；2.串行序列检测器的设计（检测序列0011）；3.基于74161芯片仿真设计63进制加法计数器并显示计数过程。
1.3multisim软件环境介绍Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。
它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。
工程师们可以使用Multisim交互式地搭建电路原理图，并对电路进行仿真。
Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。
数字电子技术课程设计六进制同步加法计数器
数字电子技术课程设计--六进制同步加法计数器课程设计任务书目录1.课程设计的目的和作用 (1)2.设计任务、及所用multisim软件环境介绍 (1)2.1设计任务： (1)2.1.1六进制同步加法计数器（无效状态：000,011） (1)2.1.2串行序列检测器（检测序列：0011） (2)2.2软件介绍 (2)3.电路模型的建立 (3)3.1六进制同步加法计数器（无效状态：000,011） (3)3.1.1结构示意图和状态图 (3)3.1.2选择触发器，求时钟方程和状态方程 (3)3.1.3驱动方程 (4)3.1.4设计逻辑电路图 (5)3.1.5仿真结果分析 (6)3.1.6检查电路能否自启动 (6)3.2串行序列检测器（检测序列：0011） .. 63.2.1结构示意图和状态图 (6)3.1.2选择触发器，求时钟方程和状态方程 (7)3.2.3驱动方程 (9)3.2.4设计逻辑电路图 (9)3.2.5仿真结果分析 (10)4.设计总结和体会 (10)5.参考文献 (11)1.课程设计的目的和作用(1)掌握数字电路的一般设计方法，具备初步的电路设计能力，初步掌握电子电路的计算机辅助设计，仿真方法。
(2)学会借助各种信息资源，查阅所需资料。
(3)熟悉常用电子器件的类型和特性并会合理选用。
初步掌握普通电子电路的安装，布线，调试等基本技能。
(4)提高综合运用所学的理论知识去独立分析和解决问题的能力。
进一步熟悉电子仪器的正确使用方法。
培养严谨，认真的科学态度和踏实细致的的工作作风。
2.设计任务、及所用multisim软件环境介绍2.1设计任务：2.1.1六进制同步加法计数器（无效状态：000,011）计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。
计数器不仅有加法计数器，也有减法计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。
同步计数器的设计实验报告
同步计数器的设计实验报告同步计数器的设计实验报告篇一：实验六同步计数器的设计实验报告实验六同步计数器的设计学号：姓名：一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件三、实验预习1、复习时序逻辑电路设计方法。
⑴逻辑抽象，得出电路的状态转换图或状态转换表①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。
通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。
②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。
③按照题意列出电路的状态转换表或画出电路的状态转换图。
通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。
⑵状态化简①等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。
②合并等价状态，使电路的状态数最少。
⑶状态分配①确定触发器的数目n。
因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n②给每个电路状态规定对应的触发器状态组合。
⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。
②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。
⑸根据得到的方程式画出逻辑图⑹检查设计的电路能否自启动①电路开始工作时通过预置数将电路设置成有效状态的一种。
②通过修改逻辑设计加以解决。
⑺设计步骤简图图3 设计步骤简图2、按实验内容设计逻辑电路画出逻辑图。
设计思路详情见第六部分。
电路图如下：四、实验原理1．计数器的工作原理递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
2．集成J-K触发器74LS73⑴符号：图1 J-K触发器符号⑵功能：表1 J-K触发器功能表⑶状态转换图：图2 J-K触发器状态转换图⑷特性方程：Qn1JQnKQn⑸注意事项：①在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。
同步六进制减法计数器原理
同步六进制减法计数器原理
同步六进制减法计数器是一种数字电路，可用于进行六进制数字的递减计数。
其原理如下：
1.输入：同步六进制减法计数器通常有一个时钟输入，用于
控制计数器的计数时刻。
此外，可能还有一个复位输入用于将计数器重置为初始状态。
2.输出：计数器的输出是一个六位的数字，代表当前的计数
值。
3.状态转换：同步六进制减法计数器的状态转换逻辑基于六
进制的减法原理。
在每个时钟脉冲的作用下，计数器依次减一。
当计数器达到"000000"时，根据设计要求，可能会有不同的行为，如保持在最小值或进行溢出处理。
4.同步逻辑：同步六进制减法计数器的状态转换是在时钟的
上升沿或下降沿触发的，以确保所有的存储器元件在同一个时间点上更新。
这种同步逻辑可确保计数器产生稳定和可预测的输出。
通过使用与门、或门、非门和触发器等逻辑元件的组合，可以实现同步六进制减法计数器电路。
电路中的每一个触发器代表一个位（从低位到高位）。
通过设计适当的逻辑电路和状态转换关系，可以实现从初始值到最大值的反向计数。
需要注意的是，实际实现同步六进制减法计数器要考虑时序、时钟频率和逻辑延迟等因素，以确保电路的正确性和可靠性。
详细的电路设计和实现可以根据具体应用和要求进行进一步的分析和设计。
数电六进制同步减法课程设计
目录数字电子设计部分 (1)1课程设计的目的与作用 (1)2 课程设计的任务 (1)3电路设计方案 (1)3.1 六进制同步减法器设计电路的理论分析 (1)1.2串行序列发生电路设计 (5)1.3二十四进制计数器电路设计 (9)4设计总结和体会 (11)5参考文献 (12)数字电子设计部分1课程设计的目的与作用随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。
0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。
课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。
课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。
2 课程设计的任务1、六进制同步减法计数器（无效态：010，011）2、串行序列检测器（检测序列：101110）3、二十四进制计数器3电路设计方案3.1 六进制同步减法器设计电路的理论分析设计的总体框图cp图11.原始状态图的建立：所给无效状态为010,011，对其余有效状态进行逻辑抽象可以得到减法器设计电路的原始状态图如图2所示：/1 /0 /0 /0 /0000 111 110 101 100 001/0 /Y排列：Q 2n Q 1n Q 0n图2减法器的状态图2.时钟方程、输出方程和状态方程：由于JK 触发器功能齐全、使用灵活，本设计选用3个CP 下降沿触发的边沿ＪＫ触发器。
采用同步方案，故取CP 0= CP 1= CP 2= CP (CP 是整个设计的时序电路的输入时钟脉冲)。
题中所给无效状态是010、011，其所对应的最小项n Q 2n Q 1nQ 0和nn n Q Q Q 012为约束项。
由图2所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y 的卡诺图，如图3所示：图3 输出Y 的卡诺图由以上卡诺图可得输出状态方程为：Y= n nQ Q 02。
数电模电课程设计--六进制同步加法计数器
数电模电课程设计--六进制同步加法计数器目录1 数字电子设计部分......................................... 错误!未定义书签。
1.1六进制同步加法计数器1.1.1课程设计的目的1.1.2设计的总体框图1.1.3设计过程1.1.4设计的逻辑电路图1.1.5设计的电路原理图1.1.6实验仪器1.1.7实验结论（分析实验中出现的故障及产生的原因1.1.6实验仪器1.1.7实验结论（分析实验中出现的故障及产生的原因1.2串型数据检测器1.2.1课程设计的目的1.2.2设计的总体框图1.2.3设计过程1.2.4设计的逻辑电路图1.2.5设计的电路原理图1.2.6实验仪器1.2.7实验结论（分析实验中出现的故障及产生的原因）1.3参考文献2 模拟电子设计部分......................................... 错误!未定义书签。
2.1 课程设计的目的与作用............................. 错误!未定义书签。
2.1.1课程设计 ................................ 错误!未定义书签。
2.2 设计任务、及所用multisim软件环境介绍............ 错误!未定义书签。
2.3 电路模型的建立................................... 错误!未定义书签。
2.4 理论分析及计算................................... 错误!未定义书签。
2.5 仿真结果分析..................................... 错误!未定义书签。
2.6 设计总结和体会................................... 错误!未定义书签。
2.7 参考文献......................................... 错误!未定义书签。
六进制计数器
六进制计数器一．目的和意义：意义：通过课程设计锻炼动手能力和思维能力。
培养自学能力和阅读理解力。
目的：增强对所学知识的认识，加深电路的理解，使所学知识形成一个串联网巩固知新。
扩展知识面。
使自己对所学知识有一个总括的把握。
二．设计要求及分析：1 要求：设计一个六进制计数器2 分析可知：1）输入必需是二进制数。
2）用555定时器来产生1HZ的信号脉冲，作为CP的输入信号。
3）通过48译码器把从芯片74LS161过来的信号转化为七段数码管的显示。
4）使数码管从0—5循环显示。
三．方案的可行性论证。
四．工作原理：1．用555定时器产生1HZ的脉冲信号作为CP的输入。
1）555定时器的介绍555定时器是目前应用最多的一种时基电路，电路功能灵活，使用范围广，只要在外部配上几个阻容元件，就可以构成单稳、多谐和施密特电路。
因而在定时、检测、控制、报警等方面都有广泛的应用。
典型的TTL定时器有5G555、CMOS定时器有CC7555、CC7556（双定时）。
下面以CMOS产品CC7555为例进行分析。
555定时器的电路内部结构及工作原理图中为CC7555定时器内部结构的简化原理图。
它包括两个电压比较器C1和C2、一个RS触发器、一个放大管V、三个5k电阻构成的分压电路和由两个反相器构成的输出缓冲级。
R为触发器的直接复位端。
定时器锝工作主要取决于比较器，比较器的输出控制RS触发器和放电管V的状态。
当加上电源Vdd后，比较器C1的反相输入端即控制端（CO）的电压为2Vdd/3；比较器C2的同向输入端电压为Vdd/3。
当阀值输入端（TH）即比较器C1的同向输入端相位高与2Vdd/3时，比较器C1输出高电平，使RS触发器置0，输出Q=0，而Q/=1使放电管V导通。
当触发输入端（/TR）即比较器C2的相反输入端电位低于Vdd/3时，比较器C2输出高电平，使RS触发器置1，输出Q=1，而/Q=0使放电管V截止。
当阀值输入端TH电位低于2Vdd/3，触发输入端/TR电位高于Vdd/3时，比较器C1、输出均为0，即R、S端均为0，输出维持不变。
六位同步加法计数器——数字电子技术课程设计报告书
数字电子技术课程设计报告书课题名称 同步六进制加法计数器姓 名陈卓楠学 号 1412502-49 院、系、部 通信与电子工程学院 专 业 电子科学与技术 指导教师张学军副教授2016年 7月 5 日※※※※※※※※※※※※※※※ ※※※※※※※※※2014级电子科学与技术 数字电子技术课程设计同步六位加法计数器的设计与仿真1 设计目的（1）熟悉集成电路的引脚安排。
（2）掌握各芯片的逻辑功能以及使用方法。
（3）了解同步六位加法计数器电路组成及工作原理。
（4）熟悉同步六位加法计数器电路设计和制作。
2 设计思路（1）写出Sn 的二进制代码； （2）列出状态表；（3）进行电路分析并画出逻辑电路图； （4）用Multisim 仿真。
3 设计过程3.1 写出Sn 的二进制代码12345Q Q Q Q Q LD = 3.2列出状态表74161的状态表1-13.3电路分析及画出逻辑电路图获得N 进制计数器的常用方法有两种：一是用时钟触发器和门电路进行设计；二是用集成计数器构成。
本次设计就是利用集成计数器来实现。
集成计数器一般都设置有清零输入端和置数输入端，而且无论是清零还是置数都有同步和异步之分，有的集成计数器采用同步方式——当CP触发沿到来时才能完成清零或置数任务，有的则采用异步方式——通过时钟触发器异步输入端实现清零或置数，与CP信号无关。
在做过具体介绍的集成计数器中，通过状态表可以很容易的就能鉴别其清零和置数方式。
经实验可知用74161可以构成N进制加法计数器，同时74161还具有同步置数、异步清零和保持的功能，74163除了采用同步清零方式外，其逻辑功能、技术工作原理和外引线排列于74161没有区别，同时也可以用其他芯片构成N 进制加法计数器且还可以构成减法计数器，有的也可以构成可逆计数器。
第一个显示器代表低位，第二的显示器代表高位，从零开始一直显示到六十三位，可以构成六十三位加法器。
3.4用Multisim进行仿真仿真图1-24主要仪器和设备Multisim12仿真软件；数字原理实验系统一台；集成电路芯片：74161二片；导线若干。
数字电子技术课程设计(六进制同步减法计数器(无效态：001,101) )资料
成绩评定表学生*** 班级学号***姓名**** 课程设计题目数字电子课程设计专业评语组长签字：成绩日期 2014年月日课程设计任务书学院*** 专业***学生姓名** 班级学号**课程设计题目1、六进制同步减法计数器（无效态：001，101）2、基于74163芯片仿真设计24进制加法计数器并显示计数过程实践教学要求与任务:1)采用实验箱设计、连接、调试三位二进制计数器。
2)采用实验箱设计、连接、调试串行序列检测器。
3)采用multisim 仿真软件建立复杂的计数器电路模型；4)对电路进行理论分析；5)在multisim环境下分析仿真结果，给出仿真时序图；6)撰写课程设计报告。
工作计划与进度安排:第1天：1. 布置课程设计题目及任务。
2. 查找文献、资料，确立设计方案。
第2-3天：在实验室中设计、连接、调试三位二进制计数器及串行序列检测器电路。
第4天：1. 安装multisim软件，熟悉multisim软件仿真环境。
在multisim环境下建立电路模型，学会建立元件库。
2. 对设计电路进行理论分析、计算。
3. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。
第5天：1. 课程设计结果验收。
2. 针对课程设计题目进行答辩。
3. 完成课程设计报告。
指导教师：袁凤莲2014年月日专业负责人：2014年月日学院教学副院长：2014 年月日目录1.课程设计的目的与作用 (4)2.设计任务 (4)2.1.六进制同步减法计数器（无效态：001，101） (5)2.2、串行序列检测器的设计（检测序列101011） (5)2.3.基于74163芯片仿真设计24进制加法计数器并显示计数过程 (5)3 multisim软件环境介绍 (5)4数据处理 (5)4.1六进制同步减法计数器（无效态：001，101）的数据处理 (5)4.1.1状态图 (6)4.1.2 求输出方程 (7)4.1.3卡诺图 (7)4.1.4状态方程和驱动方程 (8)4.1.5时钟方程 (8)4.1.6电路图 (8)4.1.7检查自启动 (9)4.2串行序列检测器的设计（发生序列101011） (9)4.2.1基本原理 (9)4.2.2系统设计框图 (9)4.2.3理论分析及计算 (10)4.2.4运行结果分析 (10)4.2.5电路图 (11)4.3基于74163芯片仿真设计24进制加法计数器并显示计数过程 (11)4.3.1利用同步置数端获得24进制计数器 (12)4.3.2求归零逻辑--同步置数端控制信号的逻辑表达式 (13)4.3.3电路图 (13)5 仿真结果分析 (13)5.1六进制同步减法计数器（无效态：001，101） (13)5.1.1结果分析 (13)5.1.2仿真结果 (14)5.2串行序列检测器的设计（检测序列101011） (15)5.2.1结果分析 (15)5.2.2仿真结果 (15)5.3.基于74163芯片仿真设计24进制加法计数器并显示计数过程 (17)5.3.1结果分析 (17)5.3.2仿真结果 (17)6 设计总结 (18)7 参考文献 (18)1.课程设计的目的与作用（1）巩固所学的相关理论知识；（2）实践所掌握的电子制作技能；（3）会运用Multisim工具对所作出的理论设计进行模拟仿真测试,进一步完善理论设计；（4）通过查阅手册和文献资料,熟悉常用电子器件的类型和特性,并掌握合理选用元器件的原则；（5）掌握模拟电路的安装\测量与调试的基本技能,熟悉电子仪器的正确使用方法,能力分析实验中出现的正常或不正常现象(或数据)独立解决调试中所发生的问题；（6）学会撰写课程设计报告；（7）培养实事求是,严谨的工作态度和严肃的工作作风；（8）完成一个实际的电子产品，提高分析问题、解决问题的能力。
数电课设——六进制同步加法计数器(无效状态为000 101)数电课设
1 六进制同步加法计数器(无效状态为000 101)1.1 课程设计的目的和要求1.1.1 课程设计的目的1学会使用数字电子实验平台2 熟悉各个芯片和电路的接法3 熟练掌握设计触发器的算法4 懂得基本数字电子电路的功能，会分析，会设计1.1.2 课程设计的要求1六进制同步加法计数器（无效状态为000 101）2 串行序列信号检测器（0101）3 实验用两片74LS112，一片74LS00,一片74LS08芯片完成1.1.3 基本原理计数器是用来统计脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件，计数器按进制分可分为：二进制，十进制和N进制。
计数器不仅有加法计数器，也有减法计数器。
一个计数器如果如果既能完成加法计数，又能完成减法计数，则其称为可逆计数器。
同步计数器：当输入计数脉冲到来时，要更新状态的触发器都是同时翻转的计数器，叫做同步计数器。
1.2 设计过程1.2.1 状态图010 011 100 110图1.2.1 状态图排列:选用三个CP下降沿触发的边沿JK触发器74LS112两个1.2.2 卡诺图2图1.2.5 Q 0次态卡诺图Q 1n+1的卡诺图1.2.3 驱动方程状态方程状态方程:Q2n+1= Q2n Q1n Q0n+ Q2n Q0nQ1n+1= Q1n+ Q0n Q1nQ0n+1=Q1n Q0n+ Q2n Q1n Q0n驱动方程：J2=Q1n Q0n K2=Q0nJ1= 1 K1=Q0nJ0=Q1n K0= Q2n Q1n1.3设计电路图图1.3.1 设计电路实验结果可通过数字显示器的数字变化检验，较直观易懂，容易验证电路是否正确。
1.4 最后结果图1.4.1 001图1.4.5 010图1.4.6 011图1.4.7 100图1.4.8 1102 串行序列信号检测器的设计（检测序列0101）2.1 课程设计的目的1 了解串行序列信号检测器的工作原理和逻辑功能。
2 掌握串行序列信号检测器电路的分析，设计方法及应用。
数电课设六进制同步加法计数器无效态
目录1.课程设计的目的与作用..............................................................................................2.设计任务......................................................................................................................3.设计及仿真分析过程 ..................................................................................................3.1六进制同步加法计数器（无效态010,100）.................................................3.1.1设计过程................................................................................................3.1.2输出转换设计........................................................................................3.1.3仿真分析................................................................................................3.2 74160构成50进制同步加法计数器并显示 ..................................................2.1设计要求..................................................................................................功能简介 .........................................................................................................3.2.3仿真分析................................................................................................4实验仪器......................................................................................................................5设计总结和体会..........................................................................................................6参考文献......................................................................................................................1.课程设计的目的与作用1.加深对教材的理解和思考，并通过实验设计、验证证实理论的正确性。
1-数字电子设计部分六进制同步减法计数器
图1.2.6实际电路图
1.2.6实验仪器
(3)数字原理实验系统一台
(4)集成电路芯片：74LS112二片 74LS08一片74LS00一片
1.2.7实验结论
经过实验可知，满足时序图的变化，产生101110的序列。
1.3四位二进制同步加法计数器（0010）
题目二四位二进制同步加法计数器（0010）
0
1
图1.3.5Q0n+1的卡诺图
由卡诺图得出状态方程为：
=
=
=
= +
（5）驱动方程：
= = = =1
= = = =
1.3
图1.3.5逻辑电路图
1.3
图1.3.6实际电路图
1.3
(5)数字原理实验系统一台
(6)集成电路芯片：74LS112二片 74LS08一片74LS10一片74LS11一片
1.3
经过实验可知，满足时序图的变化，产生0000→0001→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111的序列。
1.
1、了解同步加法计数器工作原理和逻辑功能。
2、掌握计数器电路的分析，设计方法及应用。
3、学会正确使用JK触发器。
1.
CP Y
1.
（1）状态图：
0000→0001→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111
（2）选择的触发器名称:
10
0
1
0
×
×
1
0
0
1
0
图1.2.3Q1n+1的卡诺图
六进制加法计数器课程设计报告总结报告
（3）灯测试功能（LT = 0）
此时BI/RBO端作为输出端，端输入低电平信号时，表1最后一行，与及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。
工作后加以适当脉冲，示数有所波动，但并不是依次从0至5显示，其中74LS48集成块发热，说明与之有关的线路有问题。排查调整线路后，集成块不再发热，示数正常显示。
七、性能测试与分析
测试、记录、整理与结果分析。（要围绕设计要求中的各项指标进行）
八、结论与心得
九、参考文献
1、《电子技术基础（数字部分）》康华光主编高等教育出版社
由7448真值表可获知7448所具有的逻辑功能：
（1）7段译码功能（LT=1，RBI=1）
在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。
2、《电子线路设计.实验.测试（第三版）》谢自美主编华中科技大学出版社
3、《数字电子技术》董传岱 于云华主编 中国石油大学出版社
4、《数字电子技术基础》阎石主编高等教育出版社
5、《电子电工技能训练》熊幸明主编北京电子工业出版社
其内部结构如图所示：
74LS48
7段显示译码器74LS48是输出高电平有效的译码器
74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。
数字电子技术课程设计(1六进制同步加法计数器(无效态：010,111)3用集成芯片设计26进制加法器并显示)综述
成绩评定表课程设计任务书目录1 课程设计的目的与作用 (1)2 设计任务 (1)2.1同步计数器 (1)2.2串行序列信号发生器 (1)2.3设计集成芯片计数器 (2)3设计原理 (2)3.1同步计数器 (2)3.2串行序列信号发生器 (3)3.3集成芯片计数器 (3)4实验步骤 (3)4.1同步计数器的设计 (3)4.2串行序列发生器 (7)4.3用集成芯片设计计数器 (11)5设计总结 (13)6参考文献 (13)1 课程设计的目的与作用（1）了解同步计数器及序列信号发生器工作原理，会用分立的或集成的芯片设计并调试相应的电路。
（2）掌握计数器电路的分析，设计及应用，可以用相应的实物芯片及实验箱设计出简单地计数器。
（3）掌握序列信号发生器的分析，设计方法及应用。
（4）掌握用集成芯片设计N位计数器的方法。
（5）锻炼同学们的动手能力，通过理论与实际的联系增强同学们对理论知识的理解。
2 设计任务2.1同步计数器（1）设计一个六进制同步加法计数器（无效态：010，111）。
（2）在实验中选用合适的触发器，组合电路可以选用与非门或与非门。
（3）根据同步计数器原理设计相应的加法计数器电路图。
（4）根据设计好的电路图用Multisim进行仿真，并且调试电路发现电路中的错误并加以改正。
（5）检查无误后用数字电子技术实验箱及相应的元件及导线连接实物电路，并测试电路功能。
2.2串行序列信号发生器（1）设计一个序列信号发生器，其中序列为（010100）。
（2）实验中选择合适的芯片，可以选用与非门和与门。
（3）根据串行序列发生器原理设计串行序列发生器原理图。
（4）根据电路原理图使用Multisim进行仿真。
（5）检测电路功能，确保电路可以正常工作。
2.3设计集成芯片计数器（1）用集成芯片设计一个26进制加法器并显示。
（2）根据要求选用适当的芯片。
（3）在选好的芯片的基础上设计电路。
（4）在Multisim软件环境下进行仿真，调试电路确保电路连接正确。
六进制计数器[整理版]
![六进制计数器[整理版]](https://img.taocdn.com/s3/m/89722560f56527d3240c844769eae009581ba2e5.png)
六进制计数器一．目的和意义：意义：通过课程设计锻炼动手能力和思维能力。
培养自学能力和阅读理解力。
目的：增强对所学知识的认识，加深电路的理解，使所学知识形成一个串联网巩固知新。
扩展知识面。
使自己对所学知识有一个总括的把握。
二．设计要求及分析：1 要求：设计一个六进制计数器2 分析可知：1）输入必需是二进制数。
2）用555定时器来产生1HZ的信号脉冲，作为CP的输入信号。
3）通过48译码器把从芯片74LS161过来的信号转化为七段数码管的显示。
4）使数码管从0—5循环显示。
三．方案的可行性论证。
四．工作原理：1．用555定时器产生1HZ的脉冲信号作为CP的输入。
1）555定时器的介绍555定时器是目前应用最多的一种时基电路，电路功能灵活，使用范围广，只要在外部配上几个阻容元件，就可以构成单稳、多谐和施密特电路。
因而在定时、检测、控制、报警等方面都有广泛的应用。
典型的TTL定时器有5G555、CMOS定时器有CC7555、CC7556（双定时）。
下面以CMOS产品CC7555为例进行分析。
555定时器的电路内部结构及工作原理图中为CC7555定时器内部结构的简化原理图。
它包括两个电压比较器C1和C2、一个RS触发器、一个放大管V、三个5k电阻构成的分压电路和由两个反相器构成的输出缓冲级。
R为触发器的直接复位端。
定时器锝工作主要取决于比较器，比较器的输出控制RS触发器和放电管V的状态。
当加上电源Vdd后，比较器C1的反相输入端即控制端（CO）的电压为2Vdd/3；比较器C2的同向输入端电压为Vdd/3。
当阀值输入端（TH）即比较器C1的同向输入端相位高与2Vdd/3时，比较器C1输出高电平，使RS触发器置0，输出Q=0，而Q/=1使放电管V导通。
当触发输入端（/TR）即比较器C2的相反输入端电位低于Vdd/3时，比较器C2输出高电平，使RS触发器置1，输出Q=1，而/Q=0使放电管V截止。
当阀值输入端TH电位低于2Vdd/3，触发输入端/TR电位高于Vdd/3时，比较器C1、输出均为0，即R、S端均为0，输出维持不变。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计任务书目录1 数字电子设计部分 (1)2 模拟电子设计部分 (8)2.1 课程设计的目的与作用................................ 错误!未定义书签。
2.1.1课程设计....................................... 错误!未定义书签。
2.2 设计任务、及所用multisim软件环境介绍............... 错误!未定义书签。
2.3 电路模型的建立...................................... 错误!未定义书签。
2.4 理论分析及计算...................................... 错误!未定义书签。
2.5 仿真结果分析........................................ 错误!未定义书签。
2.6 设计总结和体会...................................... 错误!未定义书签。
2.7 参考文献............................................ 错误!未定义书签。
正文（宋体，小四）1 数字电子设计部分题目一 三进制二进制同步减法计数器的设计（无效态001，010）一．课程设计的目的1、了解串行序列信号检测器的工作原理和逻辑功能2、掌握串行序列信号检测器电路的分析，设计方法及应用。
3、学会正确使用JK 触发器。
二．设计的总体框图Y三。
设计过程1.状态图000 111 110 101 100 0112.时序图/0 /0 /0 /0/0/1CPQ2nQ1nQ0n3.触发器名称：选用三个CP下降沿触发的边沿JK触发器74LS1124.状态方程.驱动方程.时钟方程时钟方程:CP=CP0=CP1=CP2Q n1Q0nQ2n00 01 11 100 111XXX000XXX1 011100110 101Q1n Q0nQ2n00 01 11 100 1 X 0 X1 0 1 1 1Q2n+1的卡诺图Q1n+1的卡诺图n+1的卡诺图Q由卡诺图得出的状态方程Q2n+1=Q2n Q1n+ Q2n（Q0n +Q1n）Q1n+1=Q0Q1n+ Q1n Q0n Q2nQ0n+1= Q0n 由卡诺图得出的驱动方程:J0=1 J1= Q0n J2=Q1nK0=1k1=Q0n Q2n K2=Q1n Q0n检查能否自启动：010110001（有效状态）可以自启动四.设计的逻辑电路图题目二 序列信号发生器的设计（检测序列为100111）一、 课程设计的目的1、了解序列信号发生器的工作原理和逻辑功能2、掌握序列信号发生器电路的分析，设计方法及应用。
3、学会正确使用JK 触发器二、设计的总体框图三、设计过程 1.状态过程：000 111 110 101 100 011三位二进制同步加法计数器CPY/0 /0 /0 /0/02.时序图：3.触发器名称：选用三个CP 下降沿触发的边沿JK 触发器74LS1124. 状态方程.驱动方程.时钟方程时钟方程 :CP=CP 0=CP 1=CP 2Q n 1Q 0n Q 2n00 01 11 10 0 111 XXX 000 XXX 1 011 100 110 101 Q n 1Q 0n Q 2n00 01 11 10 0 1 X 0 X 111Y= Q 1Q 2Q 1n Q 0n Q 2n 00 01 11 10 0 1 X 0 X1111YCPQ2n+1的卡诺图Q1n+1的卡诺图n+1的卡诺图Q由卡诺图得出的状态方程Q2n+1=Q2n Q1n+ Q2n（Q0n +Q1n）Q1n+1=Q0Q1n+ Q1n Q0n Q2nQ0n+1= Q0n 由卡诺图得出的驱动方程:J0=1 J1= Q0n J2=Q1nK0=1k1=Q0n Q2n K2=Q1n Q0n检查能否自启动：001000 ，101 000（有效状态）可以自启动四、设计的逻辑电路图：五.设计电路原理图六.实验仪器：（1) 数字原理实验系统一台(2) 集成电路芯片 74LS08两片.74LS112三片七.实验结论经过实验可知，满足时序图的变化，且可以进行自启动。
实验中的碰到的小问题告诉我们，学习和理解理论知识会使实验设计更合理。
设计要尽可能简单明了且能说明问题，实验前应确保芯片可以正常使用，检查导线好坏，避免导线内部断裂造成实验失败。
实验过程中所用芯片引脚较多，要细心认真。
2 模拟电子设计部分题目一分压式放大电路仿真1.1 课程设计的目的与作用1、了解并掌握Multisim软件，并能熟练的使用其进行仿真；2、加深理解恒流源式差分放大电路的组成及性能；3、进一步学习放大电路基本参数的测试方法；1.2 设计任务在Multisim 中构建有NPN 三极管组成的分压式工作点稳定电路，其中b1R =3k Ωb2R =12k Ω，c R =1.5 k Ω，e R =500 Ω，负载电阻L R =1.5 k Ω，cc V =20V ；三极管的β=30，bb r =300Ω，电容1C 2C 均为50uF ，e C =100uF 。
1.3 电路模型的建立1.4 理论分析及计算（1）静态工作点分析如下：U BQ =R b1/(R b1+R b2)*V CC =4V U EQ =U BQ -U BEQ =4V-0.7V=3.3V I EQ =U EQ / R e =6.6 mA U CEQ =V CC -I EQ （R C +R e )=6.8V （2）动态分析：r be1=r bb ′+(1+β)26mA/I EQ =422.2Ω A U1=-βR C ∥R L /r be =-53.11.5仿真结果分析（1）利用Multisim的直流工作点分析功能，测量放大电路的静态工作点，分析结果如下：可得U BQ=3.57495V,U EQ=2.74517V,U CQ=12.03028V.(1) 用虚拟仪表测量o U =5mV ，i U =250.279mV ，A uf =o i U U =—250.2795=—50(2) 将三极管的β改为60，o U =5mV ，i U =790.888,mV ，A uf =o i U U =—790.8885=—158.1题目二电流串联负反馈放大电路仿真2.1 课程设计的目的与作用1、了解并掌握Multisim软件，并能熟练的使用其进行仿真；2、加深理解电压串联负反馈电路的组成及性能；；3、进一步学习放大电路基本参数的测试方法；通过自己动手亲自设计和用Multisim软件来仿真电路，不仅能使我们对书上说涉及到得程序软件有着更进一步的了解和掌握，而且通过用计算机仿真，避免了实际动手操作时机器带来的误差，使我们对上课所学到的知识也有跟深刻的了解。
2.2 设计任务、及所用multisim软件环境介绍⑴设计一个电压串联负反馈电路，使其能够实现一定的放大电路的功能，电路由自己独自设计完成，在实验中通过自己动手调试电路，能够真正掌握实验原理，即静态分析和动态分析，并在实验后总结出心得体会。
⑵正确理解负反馈对放大电路性能的影响，以及如何根据实际要求在放大电路中引入适当的反馈。
⑶正确理解深度负反馈条件下闭环电压放大倍数的估算方法。
2.3 电路模型的建立负反馈在电子电路中有着非常广泛的应用，虽然它使放大倍数降低，但能在很多方面改善放大电路的工作性能。
如稳定放大倍数，改变输入输出电阻，改善波形失真和展宽通频带等。
因此，几乎所有的使用放大电路都带有负反馈。
2.4 理论分析及计算（1）静态工作点如下：U BQ =Rb2/(Rb1+Rb2)*VCC=2VU EQ =UBQ-UBEQ=2V-0.7V=1.3VIEQ =UEQ/(Re1+Re2)=1 mAUCQ =VCC-IEQRC=9V（2）动态分析：r be1=rbb′+(1+β)26mA/IEQ=2.9kΩAU1=-βRC∥RL/rbe+(1+β)Re1=-4.512.5 仿真结果分析（1）利用Multisim的直流工作点分析功能，测量放大电路的静态工作点，分析结果如下：可见，U BQ =1.98174V,U EQ =1.25326V,U CQ =9.14074V.加上正弦输入电压I U ，利用虚拟示波器观察I U 和O U 波形，可知O U 波形无明显的非线性失真，且O U 和I U 的波形相反。
(3) 利用虚拟仪表可测得当i U =9.998 mV 时，O U =45.008mV ，则负反馈放大电路的闭环电压放大倍数为 A uf =o i U U =—45.0089.998=—4.5 题目三 恒流源式差分放大电路仿真 2.1课程设计的目的1、了解并掌握Multisim 软件，并能熟练的使用其进行仿真；2、加深理解恒流源式差分放大电路的组成及性能；3、进一步学习放大电路基本参数的测试方法；2.2设计任务⑴设计一个恒流源式差分放大电路，使其能够实现一定的放大电路的功能，电路由自己独自设计完成，在实验中通过自己动手调试电路，能够真正掌握实验原理，即静态分析和动态分析，及输入输出的关系，并在实验后总结出心得体会。
2.3电路模型建立1、电路图设计恒流源式差分放大仿真电路2理论分析及计算I CQ3=I EQ3=(U Z -U BEQ3)/Re=0.16mA则 I CQ1=I CQ2= I CQ3=80μAU CQ1= U CQ2=V CC -I CQ1R C1=4VI BQ1=I BQ2= =1.6μA U BQ1= U BQ2=- I BQ1R 1=-16mAr be =r bb ′+（1+β）26mV/I EQ =16.9 kΩA d =-βR L ′∥{(R b21∥R b22∥r be2)/r be +(1+β)R W /2}=-156 Ri=2{R+ r be +(1+β)R W /2}=64.1 kΩ R O =2R C =200 kΩ 3、静态工作点的分析1211CQ I恒流源式差分放大电路的静态分析可得：UCQ1=UCQ2=4.29661VUBQ1=UBQ2= -15.40674 mv则 ICQ1=ICQ2=（Vcc-UCQ1）/RC1=(12-4.29661)/100 mA=0.077 mA =77μ A4加上正弦输入电压，由虚拟示波器可以看到UC1与u1反相。
UC2与u1同相5、计算分析当Ui=10mV时，利用虚拟仪器表可测得U0=1.549V,Ii=154.136 nA，恒流源式差分放大电路虚拟仪器表则 Ad=-U0/Ui=-1.549/10*10-3=-154.9Ri=Ui/Ii=10/154.136*103kΩ=64.88 kΩ在两个三极管的集电极之间接上一个负载电阻RL=100 kΩ，此时可测得U0=516.384mV。