集成电路制造工艺第5章 外延工艺
集成电路设计与制造技术作业指导书
集成电路设计与制造技术作业指导书第1章集成电路设计基础 (3)1.1 集成电路概述 (3)1.1.1 集成电路的定义与分类 (3)1.1.2 集成电路的发展历程 (3)1.2 集成电路设计流程 (4)1.2.1 设计需求分析 (4)1.2.2 设计方案制定 (4)1.2.3 电路设计与仿真 (4)1.2.4 布局与布线 (4)1.2.5 版图绘制与验证 (4)1.2.6 生产与测试 (4)1.3 设计规范与工艺限制 (4)1.3.1 设计规范 (4)1.3.2 工艺限制 (4)第2章基本晶体管与MOSFET理论 (5)2.1 双极型晶体管 (5)2.1.1 结构与工作原理 (5)2.1.2 基本特性 (5)2.1.3 基本应用 (5)2.2 MOSFET晶体管 (5)2.2.1 结构与工作原理 (5)2.2.2 基本特性 (5)2.2.3 基本应用 (5)2.3 晶体管的小信号模型 (5)2.3.1 BJT小信号模型 (6)2.3.2 MOSFET小信号模型 (6)2.3.3 小信号模型的应用 (6)第3章数字集成电路设计 (6)3.1 逻辑门设计 (6)3.1.1 基本逻辑门 (6)3.1.2 复合逻辑门 (6)3.1.3 传输门 (6)3.2 组合逻辑电路设计 (6)3.2.1 组合逻辑电路概述 (6)3.2.2 编码器与译码器 (6)3.2.3 多路选择器与多路分配器 (6)3.2.4 算术逻辑单元（ALU） (7)3.3 时序逻辑电路设计 (7)3.3.1 时序逻辑电路概述 (7)3.3.2 触发器 (7)3.3.3 计数器 (7)3.3.5 数字时钟管理电路 (7)第4章集成电路模拟设计 (7)4.1 放大器设计 (7)4.1.1 放大器原理 (7)4.1.2 放大器电路拓扑 (7)4.1.3 放大器设计方法 (8)4.1.4 放大器设计实例 (8)4.2 滤波器设计 (8)4.2.1 滤波器原理 (8)4.2.2 滤波器电路拓扑 (8)4.2.3 滤波器设计方法 (8)4.2.4 滤波器设计实例 (8)4.3 模拟集成电路设计实例 (8)4.3.1 集成运算放大器设计 (8)4.3.2 集成电压比较器设计 (8)4.3.3 集成模拟开关设计 (8)4.3.4 集成模拟信号处理电路设计 (8)第5章集成电路制造工艺 (9)5.1 制造工艺概述 (9)5.2 光刻工艺 (9)5.3 蚀刻工艺与清洗技术 (9)第6章硅衬底制备技术 (10)6.1 硅材料的制备 (10)6.1.1 硅的提取与净化 (10)6.1.2 高纯硅的制备 (10)6.2 外延生长技术 (10)6.2.1 外延生长原理 (10)6.2.2 外延生长设备与工艺 (10)6.2.3 外延生长硅衬底的应用 (10)6.3 硅片加工技术 (10)6.3.1 硅片切割技术 (10)6.3.2 硅片研磨与抛光技术 (10)6.3.3 硅片清洗与检验 (10)6.3.4 硅片加工技术的发展趋势 (11)第7章集成电路中的互连技术 (11)7.1 金属互连 (11)7.1.1 金属互连的基本原理 (11)7.1.2 金属互连的制备工艺 (11)7.1.3 金属互连的功能评价 (11)7.2 多层互连技术 (11)7.2.1 多层互连的原理与结构 (11)7.2.2 多层互连的制备工艺 (11)7.2.3 多层互连技术的挑战与发展 (11)7.3.1 铜互连技术 (12)7.3.2 低电阻率金属互连技术 (12)7.3.3 低电阻互连技术的发展趋势 (12)第8章集成电路封装与测试 (12)8.1 封装技术概述 (12)8.1.1 封装技术发展 (12)8.1.2 封装技术分类 (12)8.2 常见封装类型 (12)8.2.1 DIP封装 (12)8.2.2 QFP封装 (13)8.2.3 BGA封装 (13)8.3 集成电路测试方法 (13)8.3.1 功能测试 (13)8.3.2 参数测试 (13)8.3.3 可靠性测试 (13)8.3.4 系统级测试 (13)第9章集成电路可靠性分析 (13)9.1 失效机制 (13)9.2 热可靠性分析 (14)9.3 电可靠性分析 (14)第10章集成电路发展趋势与展望 (14)10.1 先进工艺技术 (14)10.2 封装技术的创新与发展 (14)10.3 集成电路设计方法学的进展 (15)10.4 未来集成电路的发展趋势与挑战 (15)第1章集成电路设计基础1.1 集成电路概述1.1.1 集成电路的定义与分类集成电路（Integrated Circuit，IC）是指在一个半导体衬底上，采用一定的工艺技术，将一个或多个电子电路的组成部分集成在一起，以实现电子器件和电路的功能。
外延工艺简介
6
Do Not Copy
掺杂浓度(原子/cm3)
掺杂浓度
HANGZHOU SILAN INTEGRATED CIRCUIT CO., LTD
1018 1017
B2H6 PH3 AsH3
1016
1100 1200
1300 T(℃)
(图1) 硅外延中掺杂剂的掺入系数 与生长温度就之间的函数
诚信 忍耐
探索
面化学反应控制两个区域.但杂质源和硅源的化学动力学不同,情 况
更为复杂。杂质的掺入效率不但依赖于生长温度,同时每种掺杂剂 都有其自身的特征。一般情况下,硅的生长速率相对稳定。硼的掺 入量随生长温度上升而增加，而磷和砷却随生长温度的生长温度
的上升而下降(见图1)。
Company Confidential
一丝不苟的工作态度、质量意识和安全意识。
Company Confidential
2
Do Not Copy
HANGZHOU SILAN INTEGRATED CIRCUIT CO., LTD
什么叫外延？
诚信 忍耐
探索
热情
Faith Endurance Exploration Enthusiasm
外延Epitaxy这个词来源于希腊字epi,意思是“…之上”。这样选定的 词对外延提供了一个恰当的描写。一个含有硅原子的气体以适当的方式通 过衬底，自反应剂分子释放出的原子在衬底上运动直到它们到达适当的位 置，并成为生长源的一部分，在适当的条件下就得到单一的晶向。所得到 的外延层精确地为单晶衬底的延续。
Company Confidential
4
Do Not Copy
HANGZHOU SILAN INTEGRATED CIRCUIT CO., LTD
外延工艺在集成电路制造产业中的应用(doc5)(1)
外延工艺在集成电路制造产业中的应用外延(Epitaxy,简称Epi)工艺是指在单晶衬底上生长一层跟衬底具有相同晶格排列的单晶材料，外延层能够是同质外延层(Si/Si)，也能够是异质外延层(SiGe/Si或SiC/Si等)；同样实现外延生长也有许多方法，包括分子束外延(MBE)，超高真空化学气相沉积(UHV/CVD)，常压及减压外延(ATM&RPEpi)等等。
本文仅介绍广泛应用于半导体集成电路生产中衬底为硅材料的硅(Si)和锗硅(SiGe)外延工艺。
依据生长方法能够将外延工艺分为两大类(表1)：全外延(BlanketEpi)和选择性外延(SelectiveEpi,简称SEG)。
工艺气体中常用三种含硅气体源：硅烷(SiH4)，二氯硅烷(SiH2Cl2,简称DCS)和三氯硅烷(SiHCl3,简称TCS)；某些特别外延工艺中还要用到含Ge和C的气体锗烷(GeH4)和甲基硅烷(SiH3CH3)；选择性外延工艺中还需要用到刻蚀性气体氯化氢(HCl)，相应中的载气一般选用氢气(H2)。
外延选择性的实现一般通过调节外延沉积和原位(in-situ)刻蚀的相对速率大小来实现，所用气体一般为含氯(Cl)的硅源气体DCS，利用相应中Cl原子在硅表层的吸附小于氧化物或者氮化物来实现外延生长的选择性；由于SiH4不含Cl原子而且活化能低，一般仅应用于低温全外延工艺；而另外一种常用硅源TCS蒸气压低，在常温下呈液态，需要通过H2鼓泡来导进相应腔，但价格相对低廉，常利用其快速的生长率〔可抵达5um/min〕来生长对比厚的硅外延层，这在硅外延片生产中得到了广泛的应用。
IV族元素中Ge的晶格常数(5.646A与Si的晶格常数(5.431A区不最小，这使得SiGe与Si工艺易集成。
在单晶Si中引进Ge形成的SiGe单晶层能够落低带隙宽度，增大晶体管的特征截止频率fT(cut-offfrequency)，这使得它在无线及光通信高频器件方面应用十分广泛；另外在先进的CMOS集成电路工艺中还会利用Ge跟Si的晶格常数失配(4%)引进的晶格应力来提高电子或者空穴的迁移率(mobility)，从而增大器件的工作饱和电流以及响应速度，这正成为各国半导体集成电路工艺研究中的热点。
外延工艺简介
THANKS
感谢观看
物理气相沉积
利用物理方法使气态物质冷凝或蒸发沉积在基底 上。
3
外延生长速率与成核密度
外延生长速率与成核密度之间存在关联。
液相外延生长技术
溶液生长
01
将基底浸泡在含有源材料的溶液中，通过扩散控制反应过程。
热壁外延生长
02
将基底靠近加热的壁，使源材料蒸发并在基底上沉积。
外延层厚度和均匀性
03
液相外延生长过程中，需要控制外延层厚度和均匀性。
外延材料种类及特性
单晶硅外延片
单晶硅外延片是一种常见的外延材料，具有高导热、高绝缘、高 透光等特性，广泛应用于电力电子、微电子等领域。
氮化镓(GaN)外延片
GaN外延片具有高击穿电压、高热导率、高抗辐射能力等特性，在 高频大功率电子器件领域具有广泛应用。
氧化锌(ZnO)外延片
ZnO外延片具有高电子迁移率、高透明度、低介电常数等优点，在 光电器件和压电器件领域有重要应用。
这类设备采用水平管式结构，具有生长速度快、温度分布均匀、薄膜质量高等优点，适用 于生长高质量的外延层。
垂直管外延设备
采用垂直管式结构，具有生长环境稳定、操作简单、易于维护等特点，适合生长多种材料 的外延层。
金属有机物化学气相沉积(MOCVD)
MOCVD设备具有灵活的化学气相沉积能力，能够在较低温度下生长高质量的外延层，同 时具有高生产效率和低成本等优点。
随着科技的不断发展，外延工艺的应用领域越来越广 泛。例如，在新能源领域，外延工艺可以用于制备太 阳能电池、燃料电池等高效能源转换器件；在生物医 学领域，外延工艺可以用于制备生物芯片、生物传感 器等生物医学器件；在环保领域，外延工艺可以用于 制备光催化材料、空气净化器等环保器件。未来，随 着外延工艺的不断进步和完善，其应用领域将不断拓 展，为人类社会的发展带来更多的机遇和挑战。
集成电路制造工艺流程
*
磷穿透扩散：减小串联电阻 离子注入：精确控制参杂浓度和结深
B
P-Sub
N+埋层
SiO2
光刻胶
P+
P+
P+
P
P
N+
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 2. 氧化、光刻N-阱(nwell)
*
1.2.2 N阱硅栅CMOS工艺主要流程 3. N-阱注入，N-阱推进,退火，清洁表面
P-Sub
N阱
*
1.2.2 N阱硅栅CMOS工艺主要流程 4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
*
集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段，也是集成电路设计的基础。
单击添加副标题
第一章 集成电路制造工艺流程
*
无生产线集成电路设计技术
引言
随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度。 设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。 无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。
*
P-Sub
1.2.2 N阱硅栅CMOS工艺主要流程 13. 钝化层淀积，平整化，光刻钝化窗孔(pad)
*
N阱
有源区
多晶
Pplus
Nplus
接触孔
金属1
通孔
金属2
PAD
1.2.3 N阱硅栅CMOS工艺 光刻掩膜版汇总简图
*
2. 减缓表面台阶
3. 减小表面漏电流
P-Sub
N-阱
外延工艺在集成电路制造产业中的应用
外延工艺在集成电路制造产业中的应用外延工艺是一种在集成电路制造过程中广泛应用的工艺技术。
它通过在硅基材料上形成一个或多个较厚的外延层，使晶体管等器件得以制造和集成。
这种工艺的应用不仅提升了晶体管的性能和质量，还促进了集成电路的封装密度和可靠性。
首先，外延工艺在集成电路制造中的应用体现在提高晶体管性能方面。
通过外延工艺，可以在晶片表面上形成高质量的薄膜材料，这些薄膜可以用于制造不同类型的器件。
例如，外延层可以用于制造MOS晶体管的栅极、源极和漏极等关键部件，从而提高晶体管的导电性和开关速度。
其次，外延工艺在集成电路制造中的应用还体现在提高集成度方面。
外延工艺可以实现不同材料之间的垂直和水平集成。
在垂直集成方面，通过在原有晶片上叠加外延层，可以制造多层晶体管结构，从而提高芯片的功能集成度。
在水平集成方面，外延工艺可以实现在同一晶片上集成不同材料的器件，如光电二极管和磁电传感器等，从而拓宽了集成电路的应用领域。
此外，外延工艺的应用还能提升集成电路的可靠性。
外延层具有较高的晶体质量和良好的晶体匹配性，因此可以有效减少晶体管的漏电流和热噪声等问题，提高电路的稳定性和可靠性。
同时，由于外延层具有良好的电学和机械性能，可以减少封装过程中的应力和热膨胀问题，降低退化和失效的风险。
综上所述，外延工艺在集成电路制造产业中具有广泛的应用。
它可以提高晶体管的性能和质量，拓宽集成度，提升电路可靠性，为集成电路制造业带来更多的发展机遇。
随着科技的不断进步和需求的不断变化，相信外延工艺在集成电路制造领域的应用前景将更加广阔。
当谈及外延工艺在集成电路制造产业中的应用时，有几个关键方面需要考虑。
首先，外延工艺可以实现材料的选择和调控。
在集成电路制造中，选择合适的材料对电路性能至关重要。
通过外延工艺，可以在晶片表面沉积不同材料的薄膜层，例如氮化镓、氮化铝和氮化硅等。
这种材料的选择可以根据电路应用的需求来进行调控，从而实现对电路性能和功耗的优化。
集成电路工艺之外延
c．在沟槽上进行外延生长（太阳能电池， 光电探测器。调节Si/Cl比例，使表面生长 速率为0，但槽内温度高，可生长）
• 横向超速外延 （ELO，Extended Lateral Overgrowth）
• 使寄生电容很小
指选择外延膜超过二氧化硅台阶高度时， 外延还沿着台面横向生长）
原理：晶粒成核速度：
SiO2 < Si3N4 < Si 异质外延 同质外延
其中含氯越多选择性越好（选择合适的 Si/Cl比例可实现选择外延）
• 最好的选择外延：SiH2Cl2和HCl混合气 体生长，可以去除SiO2表面的成核硅。
选择外延类型：
a．以硅为衬底，氧化硅、氮化硅做掩蔽， 在露出硅的窗口进行外延生长
竞争反应：SiCl4＋Si2SiCl2 • 0<Y<0.1 速率, 0<Y<0.28速率,
Y>0.28 速率<0
8.1.4 生长速率与气体流速的关系
气体流速越大，边界层厚度越小，质量转 移越快，因而生长速率越快。当流量达到 一定数值时，外延速率倾向于饱和，反应 转向化学反应速率控制。
边界层厚度: (x/v)1/2 • v越大， 越小 , 生长速率增加
1选择扩散系数较小的杂质作衬底掺杂埋层用sb或as而不用p2降低外延温度可采用激活能小的硅烷823自掺杂效应由于热蒸发或者化学发应的副产物对衬底的腐蚀使衬底中的硅和杂质进入气相改变了气相中的掺杂成分和浓度从而导致了外延层中的杂质实际分布偏离理想情况这种现象称为自掺杂效应
第八章 外 延
• 外延工艺是在60年代初发展起来的一种 极其重要的技术，目前得到十分广泛的 应用。
外延工艺基本知识
1.外延片指的是在衬底上生长出的半导体薄膜,薄膜主要由P型，量子阱，N型三个部分构成。
现在主流的外延材料是氮化镓(GaN),衬底材料主要有蓝宝石，硅，碳化硅三种，量子阱一般为5个，通常用的生产工艺为金属有机物气相外延(MOCVD)。
这是LED产业的核心部分，需要较高的技术以及较大的资金投入(一台MOCVD一般要好几千万)。
2.外延片的检测一般分为两大类:一是光学性能检测，主要参数包括工作电压，光强，波长范围，半峰宽，色温，显色指数等等，这些数据可以用积分球测试。
二是可靠性检测，主要参数包括光衰，漏电，反压，抗静电，I-V曲线等等，这些数据一般通过老化进行测试。
3.需要指出的是，并没有白光LED芯片，只有白光LED灯珠/管，即需要进行封装才能获得白光小LED灯，也叫灯珠，管子。
白光LED一般通过两种途径获得：一是通过配光，将红绿蓝三色芯片进行配比封装获得白光LED.二是通过荧光粉转换蓝光LED，从而获得白光LED.芯片的制造过程可概分为晶圆处理工序（Wafer Fabrication）、晶圆针测工序（Wafer Probe）、构装工序（Packaging）、测试工序（Initial Test and Final Test）等几个步骤。
其中晶圆处理工序和晶圆针测工序为前段（Front End）工序，而构装工序、测试工序为后段（Back End）工序。
1、晶圆处理工序：本工序的主要工作是在晶圆上制作电路及电子元件（如晶体管、电容、逻辑开关等），其处理程序通常与产品种类和所使用的技术有关，但一般基本步骤是先将晶圆适当清洗，再在其表面进行氧化及化学气相沉积，然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等反复步骤，最终在晶圆上完成数层电路及元件加工与制作。
2、晶圆针测工序：经过上道工序后，晶圆上就形成了一个个的小格，即晶粒，一般情况下，为便于测试，提高效率，同一片晶圆上制作同一品种、规格的产品；但也可根据需要制作几种不同品种、规格的产品。
集成电路制造工艺流程ppt课件
53
1.2.8 接触孔掺杂
为了改善有源区接触孔特性，在光刻接触 孔之后、回流之前，
用Nplus 版光刻，对接触孔进行N+注入 用Pplus 版光刻，对接触孔进行P+注入
BPSG
P+
N+
P-sub
P+ N-well N+
54
1.2.9 其它MOS工艺简介
6
引言
6. 代工工艺 代工（Foundry）厂家很多，如：
无锡上华（0.6/0.5 mCOS和4 mBiCMOS 工艺)
上海先进半导体公司(1 mCOS工艺) 首钢NEC(1.2/0.18 mCOS工艺) 上海华虹NEC(0.35 mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 mCOS
16
双极集成电路的基本制造工艺，可以粗 略的分为两类：一类为在元器件间要做隔离 区。隔离的方法有多种，如PN结隔离，全介 质隔离及PN结-介质混合隔离等。另一类为 器件间的自然隔离。
典型PN结隔离工艺是实现集成电路制 造的最原始工艺，迄今为止产生的各种双极 型集成电路制造工艺都是在此工艺基础上改 进而来的。
P-Sub
37
1.2.2 N阱硅栅CMOS工艺主要流程 3. N-阱注入，N-阱推进,退火，清洁表面
N阱
P-Sub
38
1.2.2 N阱硅栅CMOS工艺主要流程 4.长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
39
1.2.2 N阱硅栅CMOS工艺主要流程 5.场区氧化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区 注入）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2. 外延生长过程
反应气体分子从气相转移到生长层表面；反应气体分子被生长 层表面吸附；在生长层表面，反应物完成化学反应，生成硅原 子和其它副产物；副产物从生长层表面脱离；副产物排出反应 室；硅原子在生长层表面扩散；硅原子扩散至晶格形成处，与 其它硅原子结合形成晶核；晶核生长成单晶外延层。
Si������4 → ������������ + 2������2
1. 外延设备系统组成
5.2外延设备
图5-4 外延系统设备框图
2. 外延反应室 （1）卧式（水平式）反应室
（2） 立式（盘式）反应室
图5-5 卧式反应室
图5-6 立式反应室
3.筒式反应室
图5-7筒式反应室
5.3 气相外延
气相外延（Vapor Phase Epitaxy, VPE）是指含外延层材料的 物质以气相形式流向衬底，在衬底上发生化学反应，生长出和 衬底晶向相同的外延层的外延工艺。
SiCl4+2H2→Si+4HCl （2）SiHCl3：外延温度可略低于，生长速度快，每分钟可超过1μm，这 种源主要用于较厚的外延层生长。
3 SiH������������3 + 2 ������2 → Si + 3HCl （3）SiH2Cl2：常温下为气体。蒸汽压大于1个大气压，可在较上两种源 更低的温度下外延，从而有利薄层外延工艺中减少外扩散与自掺杂。 Si������2������������2 → ������������ + 2������������������ （4）SiH4:为气体，用于较低温度（950～1000℃）下薄层硅外延。
（3）换气
将氢气通入反应室以排除室内的空气。氢气的流速不能太大 ，否则，会将炉壁上的杂质吹落到wafer上。
（4）升温
将反应室内的空气完全排除才可升温，升温速度很快，只需 几分钟的时间，温度就可达到1200℃左右。
（5）气相抛光
气相抛光就是用化学腐蚀的方法除掉wafer表面的氧化层和 晶格损伤。气相抛光包括氯化氢抛光、水汽抛光以及氯气抛 光三种，通常采用氯化氢抛光。
1. 外延的分类
1.按外延层/衬底材料分类 2.根据工艺方法分类 3.按工艺温度分类 4.按外延层/衬底电阻率分类
2. 外延的作用 (1) 提高了器件性能和集成度; (2) 提高电路速度; (3) 改善电路的功率特性与频率特性 1 n+pn-型外延晶体管芯片剖示图
4. 外延工艺流程 （1）清洁 常用的清洁方法有两种：
a.将衬底置于温度高于1000的氢气气氛中，使硅表面的自 然氧化层与氢气反应生成一氧化硅和水气。
b.将衬底置于温度高于850的超高真空中，使氧化层自然脱 附，用等离子体刻蚀去除二氧化硅。
（2）装炉
装炉就是将清洁好的wafer放在已处理好的石墨基座上，装 入反应炉内。装炉之前，应先通入氮气或氢气净化反应炉， 接着再通入HCl气体。
图5-2 pn结隔离结构剖示图
5.外延改善NMOS电路性能 6.外延改善CMOS电路性能
图5-3 制作在外延层上的双阱CMOS电路剖示图
3.外延材料参数的选定
（1）外延导电类型的选定；（2）外延厚度的选择；
（3）外延电阻率的选定；（4）外延层晶向。
4. 硅源的选择
（1）SiCl4：价格低廉，使用甚广；室温下为液体，蒸汽压低。
5. 提高外延工艺质量的方法 （1） 减少外延层杂质玷污的方法 （2）改善外延均匀性的方法 （3）减少外延层自掺杂与外扩散的方法
5.4 分子束外延
分子束外延（Molecular Beam Epitaxy, MBE）是一种物理气相外延工艺 ，多用于外延薄层、杂质分布复杂的多层硅外延，也用于III-V族、II-VI族 化合物半导体及合金、多种金属和氧化物单晶薄膜的外延生长。 1. 分子束外延原理与设备
（6）外延生长
抛光结束排空室内气体后，通入反应气体，确定好温度、气 体流量，即可开始生长。生长过程中，温度、流量不应波动 ，否则，生长速率会发生变化，继而影响外延层的厚度均匀 性、掺杂均匀性。
（7）闭源降温、取片
外延生长结束，停止提供反应气体及掺杂源，通入高纯氢气 保持恒温片刻，再缓慢降温，温度降至室温后，将氮气通入 室内排空氢气，打开反应器，取出生长好外延层的硅片。
第5章 外延工艺
• 本章的学习目标： 1.掌握外延的概念。 2.了解外延的分类及作用。 3.了解常用的外延系统及设备。 4.掌握气相外延原理、设备及工艺流程。 5.掌握分子束外延原理、设备及工艺流程。
5.1 外延
外延(Epitaxis)是指在硅单晶衬底（wafer）上 生长一层硅单晶薄膜的工艺，新生的单晶薄 膜即外延层。外延单词的字母是由两个希腊 字母(epi意义为“在上面的”，taxis 意思为 “有序的”)拼写而成,其意思为在一个晶体衬 底上生成结晶薄层的方法。
图5-9 分子束外延示意图
2. 低压选择外延，低压选择外延有两种选择外延： （1）仅在SiO2窗口露出的硅衬底上外延单晶硅，在SiO2上 不长多晶硅； （2）在窗口上长单晶硅，同时在SiO2上长多晶硅（这种工 艺可用于发展高阻多晶硅隔离）。
图5-10 局部氧化工艺（a）和低压选择外延(b)的工序对比
图5-8 外延生长过程
3. 外延前工艺准备 硅片外延生长前,先要作如下一些工作: （1）衬底材料初选：检查衬底片的机械尺寸，电阻率范围，抛光 质量乃至有害杂质含量。
（2）清洗硅片：去掉表面驻点，油污，吸附有机物，金属杂质残 余物。清洗系统，反应室及支座。 （3）硅片清洗后抽样镜检。合格者待用，不合格者返工清洗。 （4）装调好外延系统并检查（包括检漏）完好，准备外延启用。 （5）按工艺要求和工艺设计拟订好工艺条件。 （6）安全措施检查。 （7）外延前的HCl和H2处理。