数字电子技术课程设计

一般PLD器件的开发需要使用集成软件开发系统。
软件开发系统用两种方式建立输入文件。一种是图 形设计输入；另一种是硬件描述语言输入，或两种 输入的混合方式。
计算机对输入文件进行编译、综合、优化、适配等 操作，最后生成供编程用的数据文件，就可编程到 芯片中。 有标准的HDL语言：ABEL、Verilog和VHDL。 用HDL设计数字电路与系统，常称为高层次设计。
2018/10/14 4
自下而上的设计方法

自下而上设计方法的特点：

这种设计方法没有明显的规律可循，主要依靠 设计者的实践经验和熟练的设计技巧，用逐步 试探的方法最后设计出一个完整的数字系统。 系统的各项性能指标只有在系统构成后才能分 析测试。如果系统设计存在比较大的问题，也

有可能要重新设计，使得设计周期加长、资源
一、课程设计的目的
了解数字系统的组成，学习数字系统的设计方法。
熟悉现代数字系统的实现方法：用PLD器件取代传 统的中规模集成器件实现数字电路与系统。 学习分层次化实现数字电路与系统的方法。
学习使用硬件描述语言（Hardware Description Language）对数字电路与系统进行建模、仿真、 综合与实现的方法。
2018/10/14 9
（2）确定系统方案并画出结构框图。 1、测量频率系统框图如图所示 ,系统由控制器和处理器 组成，控制器接收外部标准时钟和系统复位信号。处 理器由计数器和锁存器和显示器组成。
待测信号 COUNT_EN 计数模块 标准时钟 系统复位 控制器 COUNT_CLR LOAD 锁存 锁存器 显示
2018/10/14
6
3、现代数字系统的实现方法
数字系统的实现方法也经历了由分立元件、小规模、 中规模到大规模、超大规模，直至今天的专用集成 电路(ASIC)。 现在的ASIC芯片规模已经达到几百万个元件。一个 复杂的数字系统只要一片或几片ASIC即可实现。 FPGA或CPLD属于ASIC电路的一类。具有现场可编 程的特性。用户可将所设计的电路通过计算机和开 发工具，生成关于阵列连接的信息文件，并将信息 文件通过编程器“编程”到芯片上。 如果采用在系统编程器件，不需要编程器，直接将 芯片装在所设计的系统或电路板上，通过编程电缆 直接对其编程或修改。
File->New…
2018/10/14
35
Quartus II软件介绍
插入信号节点
2018/10/14
36
Quartus II软件介绍
过滤器
2018/10/14
37
Quartus II软件介绍
添加节点
然后在Node Found栏将需要的节点通过点 击 添加到Selected Nodes栏
2018/10/14
2018/10/14 3
2、数字系统的设计方法
分类：

自下而上的设计方法 自上而下的设计方法 数字系统自下而上的设计是一种试探法。设计 者根据自己的经验将规模大、功能复杂的数字 系统按逻辑功能划分成若干子模块，一直分到 这些子模块可以用经典的方法和标准的逻辑功 能部件进行设计，最后将整个系统安装、调试 达到设计要求。
管脚锁定
然后对上面的文件进行编译，编译完以后点击下图中圈中的按钮或菜单 assignments/pins，然后编译。
2018/10/14
42
Quartus II软件介绍
下载程序
点击assignments->Device，再点击 ，设置参数。
2018/10/14
43
Quartus II软件介绍
下载界面
2018/10/14 20
ห้องสมุดไป่ตู้
题目设计原理
参考原理图如下：
2018/10/14
21
题目设计原理
16×16点阵LED内部结构如下图所示：
2018/10/14
22
设计思路
编写程序 VHDL语言或者Verilog HDL语言 软件：Quartus II 步骤：先设计原理图，编写模块程序，软 件编译，波形仿真，封引脚，下载 到硬件中执行观察结果。
用户界面包含的功能
2018/10/14
27
Quartus II软件介绍
新建工程
2018/10/14
28
Quartus II软件介绍
点击File->New Project Wizard…出现如图 所示的一个对话框
2018/10/14
29
Quartus II软件介绍
点击Next后
2018/10/14
浪费也较大。
2018/10/14
5
自上而下的设计方法

自上而下的设计方法是，将整个系统从逻辑上划分 成控制器和处理器两大部分。如果控制器和处理器 仍比较复杂，可以在控制器和处理器内部多重地进 行逻辑划分，然后选用适当的器件以实现各子系统， 最后把它们连接起来，得到所要求的数字系统。
自上而下的设计方法一般要遵循下列几个步骤： 明确所要设计系统的逻辑功能。 确定系统方案与逻辑划分，画出系统方框图。 采用某种算法描述系统。 设计控制器和处理器，并组合成所需要的数字系统。
Tools->programmer或点击下图圈中的按钮进入下载界面
2018/10/14
44
Quartus II软件介绍
下载界面
点击圈中的Hardwave Setup…按钮
2018/10/14
45
Quartus II软件介绍
下载
2018/10/14
46
标准时钟 COUNT_EN 计数转换 模块 COUNT_CLR 控制器 LOAD 锁存 锁存器 显示
待测信号 系统复位
2018/10/14
12
（3）设计控制器和受控电路
通过分析 , 测量频率法的控制系统主要由分频系统、 闸门电路及定时器构成。受控电路由计数器、锁存 器、译码器及显示电路组成，如图所示。
40
Quartus II软件介绍
管脚锁定
管脚锁定前必须要完成下面的工作。一是要在File->New..里新建一个 Block Diagram/Schematic Files，将前面设计生成的Symbol Files 调进来，将信号线连起来。如下图所示
2018/10/14
41
Quartus II软件介绍
2018/10/14 7
4、数字系统的设计举例
设计任务：
设计一个数字频率计，其技术要求如下： (1) 测量频率范围：1Hz~100kHz。 (2) 准确度fx/fx 2%。 (3) 测量信号：方波，峰峰值为3V~5V。
2018/10/14
8
（1）明确所要设计的系统的逻辑功能 根据被测信号频率范围，有两种测量方法， 即测频率和测周期。 所谓频率，就是周期性信号在单位时间（1s) 内变化的次数。若在一定时间间隔 T内测得 这个周期信号的重复变化次数为N，则其频 率可表示为 f=N/T 当被测信号的频率较低时，采用测频方法由 量化误差引起的测频误差太大，为此应先测 周期Tx，然后计算fx=1/Tx 。
33
Quartus II软件介绍
程序编译
在 编 译 成 功 后 ， 可 以 点 击 File->Create/Update->Create Symbol Files For Current File生成模块图，接下来就可以进 行仿真了。
2018/10/14 34
Quartus II软件介绍
建立波形
÷ 10 14
÷ 10
（3）设计控制器和受控电路
测量周期法的控制器和受控电路如图所示。
1s 晶振 时基 分频 10s 100 1ms s TX1 门 控 1TX 10TX 被测方波信号
2018/10/14
闸 门
计数锁存译码 显示系统
1000TX 100TX ÷ 10 ÷ 10
15
÷ 10
三、用PLD实现数字系统的方法简介
锁存器的功能是使显示的数据稳定，不会由于周期性的清零信 号而不断闪烁。
待测信号 COUNT_EN 计数模块 标准时钟 系统复位
2018/10/14
锁存
锁存器
显示
控制器 COUNT_CLR LOAD
11
（2）确定系统方案并画出结构框图。
2、测量周期的系统框图如图所示 ,将待测信号用 于生成控制使能信号，对标准时钟信号进行计 数显示，最后转换为待测信号的频率。
2018/10/14 17
四、本次课程设计的设计任务
总体要求： 1、采用硬件描述语言方式设计的方法； 2、采用Verilog（VHDL）语言编写控制程序； 3、下载验证设计（每人下载次数不超过3次）。
2018/10/14
18
四、本次课程设计的设计任务
时间安排 1、2012年2月25日上午3、4节南教楼202讲解 有关课程设计的内容； 2、2012年2月25日下午~2月26日全天，查资 料，编程序，基础实验楼B415答疑； 2、2012年3月3日上午3、4节~3月4日上午， 基础实验楼B415下载验收； 3、2012年3月4日下午14：00~15：00，参加 闭卷考试。
2018/10/14 16
四、本次课程设计的设计任务
设计题目：16×16汉字点阵显示 基本要求： 基于 EDA/SOPC 系统开发平台和 16×16 点阵 显示自己的姓名+学号信息，要求循环显示 ； 学号后两位为单数的从左至右循环； 学号后两位为双数的从上至下循环； 循环频率统一为2Hz。 扩展要求（酌情加分）： 控制循环频率、方向等。
2018/10/14 19
题目背景说明
应用：公共场合发布信息，LED点阵滚动 显示汉字很方便 传统的汉字滚动显示器：单片机、存储器 和逻辑电路进行PCB板级的系统集成，优 点是有单片机软件支持较为灵活，缺点是 受硬件资源限制，未来设计变更和升级困 难 新型汉字滚动显示采用EDA技术，基于 FPGA和CPLD可编程器件进行系统芯片集 成设计方法，代替了基于PCB板的传统设 计方式。