脉冲信号的产生及波形变换mm

数字逻辑电路基础
多谐振荡器的工作原理
+VDD
uc
R1
84
2 3 VDD
7
R2
555 3
6
0
0
t
uc
2
5 1
uo C1
uo
C
0.01μF
0
τ2
t
由于Q非等于零，因此放电开关管VT饱和导通，电容C开始放电，放 电回路为C→R2→VT→地，
放电时间常数τ2=R2C，uc按指数规律下降，同时输出维持在低电平。
数字逻辑电路基础
多谐振荡器的工作原理
+VDD
uc
R1
84
2 3 VDD
1
7
R2
555 3
6
3 VDD
1
0
t
uc
2
5 1
uo C1
uo
C
0.01μF
0
t
τ1
充电时间常数τ1=(R1+R2)C，uc按指数规律上升，此阶段输出电压稳定 在高电平。
数字逻辑电路基础 ui由大往小变化的进程中
1
0
1
1
3 VCC
0
截止
1 3 VCC
置1功能！
数字逻辑电路基础 VCC/3 ≤ ui≤2VCC/3的进程中
两个触发端均不到阈值，因此为
保持功能！
ui
2 3 VCC 1 3 VCC
0
t
数字逻辑电路基础
555定时电路可实现对输入波形的整形与变换。
数字逻辑电路基础
单稳态触发器的应用
利用非重复触发 单稳态触发器定 时，使其后接的 与门定时打开或 封锁与门，打开 时可定时让测量 脉冲通过；与门 关闭时，阻塞测 量脉冲通过。
数字逻辑电路基础
单稳态触发器的应用
由74LS121构成的精密单稳态延时电路的延迟时间比较精确， 外界电容的取值范围是10pF~10μF，图示电路取0.01μF；外接 电阻 的取值范围是2kΩ~30kΩ，图示电路取10kΩ。可见，该 电路的延迟时间范围 ，非常宽泛。 除上述应用外，单稳态触发器还可构成多谐振荡器和高通、低通滤波器等。
+VDD
ui
84 6
ui
2
CC7555
3 VDD 1
2
3
uo
3 VDD
0
t
7
51
uo
0.01μF
0
t
①当输入触发信号ui等于或大于阈值电平V T +=2VDD/3时，设引脚2和引 脚6初始状态为高电平，则555定时电路输出状态发生跳变，翻转为复位
状态低电平。
数字逻辑电路基础
555定时器构成的施密特触发器
+VDD
ui
84 6
ui
2
CC7555
3 VDD 1
2
3
uo
3 VDD
0
t
7
51
uo
0.01μF
0
t
②当输入触发信号ui等于或小于阈值电平VDD/3时，此时555定时电路输 出状态又一次发生跳变，引脚3由低电平翻转为高电平。
数字逻辑电路基础
555定时器构成的施密特触发器
+VDD
ui
84 6
ui
2
CC7555
3 VDD 1
2
3
uo
3 VDD
0
t
7
51
uo
0.01μF
0
t
③当输入触发信号VDD/3<ui<2VDD/3时，即低触发端2输入大于VDD/3，高 触发端6输入小于2VDD/3时，输出引脚3仍呈低电平（或高电平）。这种 仍然维持原状态不变的现象称作双稳状态。
数字逻辑电路基础
555定时器构成的施密特触发器
CMOS555定时器电路简介
⑧
R④
TH⑥ CO⑤
TL②
③OUT
⑦DIS
NMOS放 电管SW
①
CMOS型555电路中的基本RS触发器是由两个或非门交叉组合而 成，因此当电压比较器输出高电平时触发。
数字逻辑电路基础
TTL双极型和CMOS单极型两类集成555定时电 路，其结构和工作原理相似，逻辑功能和外部引 脚排列完全相同。两种类型的555定时电路不同 之处是TTL集成555定时电路的驱动力比CMOS 集成555定时电路的驱动力大。但CMOS型555定 时电路具有输入阻抗高、功耗极小、电源适应范 围宽等一系列优点，特点适用于低功耗、长延时 等场合。
数字逻辑电路基础
555定时器构成的单稳态触发器
R 8
6
+VDD 4
7 CA555
ui
0
t
uC
ui
2
3
uo
0 uo
t
5
C
1
0.01μF
0 t1
t
①当电路无触发信号ui时，处于稳定状态。稳定状态下，单稳态触发器的 输出uo为低电平0。555定时电路的三个5kΩ电阻器组成的分压网络，使比 较器C1的反相端偏置在2VDD/3，比较器C2的同相端电位偏置在VDD/3，构 成两个决定比较器是否状态翻转的门限电平值。
多谐振荡器的工作原理
+VDD
uc
R1
84
7
R2
555 3
6
1
0
t
0
2
5 1
uo C1
uo
C
0.01μF
0
t
电路接通电源瞬间，电容C还来不及充电，此时uc=0为低电平，因此555 定时电路内RS触发器的R=0，S=1，即Q=1，输出uo=1为高电平，同时放 电管VT截止，电容C开始充电，电路进入暂稳态。
555定时器构成的单稳态触发器
R 8
6
+VDD 4
7 CA555
ui
2
3
5
C
1
uo 0.01μF
ui
0
t
2
uC
3 VDD
0
t
uo
0 t1
t2
t
③暂稳态维持时间：当uc上升到基准电压的2VDD/3之前，电路将保持暂 稳态不变。暂稳态维持时间tw =t2-t1，由时间常数RC乘积决定。
数字逻辑电路基础
2019/6/20
数字逻辑电路基础
电源端⑧
复位端R④
5kΩ
高触发端TH⑥ 控制端VC⑤ 5kΩ
③OUT输出端
R
⑦放电端D
低触发端TL② 5kΩ
地端GND①
上5图55所定示时为器双内极部型由5三55个定5时kΩ器的的电内阻部串结联构起框来图构及成引分脚压排器列。图。
数字逻辑电路基础
电源端⑧
复位端R④
思考题 Sikaoti
1
施密特触发器的电 压传输特性有何特 点？其阈值电压有 几个？
2
施密特触发器在数 字电路中的主要用 途有哪些？
数字逻辑电路基础
①多谐振荡器是产生矩形脉冲的自激振荡器。 多谐振荡器在接通电源后，不需要外加触发信 号，便可以自动地产生矩形脉冲。 ②多谐振荡器一旦振荡起来后，电路没有稳态，只有两个暂 稳态，它们交替变化，输出连续的矩形波脉冲信号。因此， 多谐振荡器又称为无稳态电路，实用技术中常用来做脉冲信 号源。
①施密特触发器属于电平触发方式，只要输入 信号电平达到触发电平，其输出信号就会发生 跳变，从一种稳态翻转到另一种稳态，且稳态 维持时间仅依赖于外加触发信号。 ②对正向增长的输入信号或反向增长的输入信号，施密特触发 器的阈值电压不同，具有回差特性。因此，抗干扰能力较强。
数字逻辑电路基础
555定时器构成的施密特触发器
3
2019/6/20
数字逻辑电路基础
①电路在无外加触发信号作用时，处于一种稳定 的工作状态，称之为稳态。 ②当输入端外加触发脉冲信号的上升沿或下降沿作 用时，输出状态立即发生跳变，此后，电路进入暂 时的稳定状态，称为暂稳态。 ③暂稳态维持一段时间后会自动返回稳态，而自动维持的稳态时间 长短取决于电路中的时间常数τ，与触发脉冲的宽度和幅度无关。
数字逻辑电路基础
多谐振荡器的工作原理
+VDD
uc
R1
84
2 3 VDD
1
7
R2
555 3
6
3 VDD
1
0
t
uc
2
5 1
uo C1
uo
C
0.01μF
0
τ2
t
当电容电压下降到VDD/3时，555定时电路的触发器状态发生跳变，
R=0，S=1，即Q=1，同时 ，电容C放电结束，输出电压uo由低电平
翻转为高电平，电容C重新开始充电。
2 3 VCC 高触发端TH⑥ 控制端VC⑤
1 3 VCC 低触发端TL②
5kΩ 5kΩ 5kΩ
③OUT输出端
R
⑦放电端D
地端GND①
放两比基电级较本开反器RS关相C触12管器的发V构反同器T成相是由了端一两5是个55高低N与定P触非时N发硅门电端管交路T叉，的HL组其，输状成其出，态反同缓受R相冲和Q端器S非与，两端分用个的压来输控器提入制构高端，成输子与的出均放基电为电准流低管电 V以电压T增压平为相强为有V接C定2效C的V/3时。C电。C器/阻3如。的R果起带在的负控作载制用能端是力V分。C另压加限控流制，电以压保，护可开改关变管基。准电压值。
数字逻辑电路基础
8 7 65
555集成芯片
1 2 34 555定时电路内部既有模拟电路的电压比较器，又有数字电路的 RS触发器，因此555集成芯片是具有8个引脚的模数混合电路。
数字逻辑电路基础
数字逻辑电路基础 ui由小往大变化的进程中
2 3 VCC
0
0 1
10
2 3 VCC
放电！
饱和导通
置0功能！
数字逻辑电路基础
555定时器构成的多谐振荡器
+VDD
R1
84
7
R2
555 3
6
uo
2
5 1
C1
C
0.01μF
555定时电路接成多谐振荡器时，定时元件除电容C之外，还有两个电
阻R1和R2，将高触发端管脚6和低触发端管脚2短接后，连接到C与R2 之间，把放电端管脚7连接与R1和R2之间。
数字逻辑电路基础
数字逻辑电路基础 思考题 Sikaoti
集成555定时电路由哪些部分组成？TTL型和CMOS型 两类555的结构组成上有什么不同？555定时器是一个
1 完全的数字电路吗？
555定时电路中的两个电压比较器工作在开环还是闭环
2 情况下？
TTL型和CMOS型两类555的负载驱动能力有差别吗？ 哪一类负载驱动能力强些？
数字逻辑电路基础
2019/6/20
数字逻辑电路基础
学习要点
理解555定时电路的特点和封装，区分双 极型555和CMOS型555的性能，掌握555定 时器的工作原理。了解石英晶体多谐振荡 器和用施密特触发器构成的多谐振荡器。
了解集成555定时电路组成的施密特触发器、 单稳态触发器及多谐振荡器；理解它们的组成 和工作原理，掌握由555定时电路组成的各种 电路的应用。
数字逻辑电路基础
555定时器构成的单稳态触发器
R 8
6
+VDD 4
7 CA555
ui
2
3
5
C
1
uo 0.01μF
ui
0
t
2
uC
3 VDD
0
t
uo
0 t1
t2
t
⑤恢复过程（暂稳态经历的时间）：定时电容C通过饱和导通的放电开关
管VT放电，放电时间常数τ= RCESC，由于放电开关管的饱和导通电阻数值 极小，因此放电过程非常短暂。经过3~5τ 后，电容放电完毕，恢复过程
数字逻辑电路基础
思考题 Sikaoti
1
2
什么是单稳态触发 器的稳定状态？单 稳态触发器的暂稳 态是靠什么来维持 的？
由非重复触发单稳态触发器 74LS121构成的精密单稳态 延时电路的外界电容 的取 值范围是多少？外接电阻 的取值范围又是多少？
3
单稳态触发 电路的应用 有哪些？
Fra Baidu bibliotek
数字逻辑电路基础
数字逻辑电路基础
多谐振荡器的工作原理
+VDD
uc
R1
84
2 3 VDD
7
R2
555 3
6
0
0
t
2VDD/3
2
5 1
uo C1
uo
C
0.01μF
0
t
当电容电压 充电至2VDD/3时，555定时电路的触发器状态发生跳变，
555定时器内部触发器R=1，S=0，即输出Q=0，同时 ，电容C中止充
电，输出电压uo由高电平翻转为低电平。
555定时器构成的单稳态触发器
R 8
6
+VDD 4
7 CA555
ui
2
3
5
C
1
uo 0.01μF
ui
0
t
2
uC
3 VDD
0
t
uo
0 t1
t2
t
④自动返回（暂稳态结束）时间：当电容电压uc充电上升到2VDD/3时， 放电开关管VT由截止转换为饱和导通，管脚7接“地”，电容C经放电开
关管对地迅速放电，电容电压uc由2VDD/3迅速降为0，单稳态触发电路由 暂稳态重新转到稳态。
2019/6/20
数字逻辑电路基础
555定时器外部配上适当阻容元件，即可构成脉 冲产生、波形整形和脉冲变换电路。被广泛应用 于电子控制、电子检测、测量仪表、家用电器等 诸多领域。 555定时电路的3个5具有一定的内涵：指555集成芯片上分压精 度很高的基准电压，是由误差极小的三个5kΩ电阻组成的。故 各生产厂家无一例外地在型号中引用了555。
数字逻辑电路基础
555定时器构成的单稳态触发器
R 8
6
+VDD 4
7 CA555
ui
0
t
uC
ui
2
3
uo
0 uo
t
5
C
1
0.01μF
0 t1
t
②当输入脉冲下降沿到来时，电路被触发，电源通过电阻R向电容C充 电，输出状态发生翻转，由低电平0跳变为高电平1，此时单稳态触发 器由稳态转入暂稳态。
数字逻辑电路基础
（暂稳态过程）结束。
数字逻辑电路基础
555定时器构成的单稳态触发器
R 8
6
+VDD 4
7 CA555
ui
2
3
5
C
1
uo 0.01μF
ui
0
t
2
uC
3 VDD
0
t
uo
0 t1
t2
t
恢复过程结束后，电路返回到稳定状态，单稳态触发器又可以 接收新的触发信号。
数字逻辑电路基础
单稳态触发器的应用
数字逻辑电路基础
+VDD
ui
84 6
ui
2
CC7555
3 VDD 1
2
3
uo
3 VDD
0
t
7
51
uo
0.01μF
0
t
555电路构成的施密特触发器，由于传输过程中存在回差电压，所以电 路的触发和传输特性、信号的上升特性和下降特性均不重叠，表明其具 有较强的抗干扰能力，被广泛应用于脉冲产生和波形整形电路中。
数字逻辑电路基础