北斗射频前端芯片产品HZG102

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

_

1

HZG102

L1 频段卫星导航射频前端芯片

_______________________________________________________________________________

芯片介绍

HZG102是一款低功耗、多模式卫星导航射频前端接收芯片,基于民用L1波段,能支持中国北斗II代、美国GPS、俄罗斯GLONASS及欧洲伽利略等多个导航系统。

芯片内部集成了低噪声放大器、混频器、镜像抑制滤波器、自动增益控制放大器、模数转换器、频率综合器,及LDO。无需外接中频滤波器。

IO电源电压3.3V,内核电源电压1.8V 时,芯片功耗约为40mW。芯片具有空闲模式(IDLE)和关断模式(SHDN)控制。IDLE模式下,仅输出时钟信号,芯片功耗电流约为0.5mA;关断模式下,所有模块处于关断状态,芯片电流小于5uA。

频率综合器采用小数分频结构,支持多种参考频率。

芯片集成了一个低噪声LDO,用于给内核电路提供1.8V稳压电源。

芯片采用高性能低功耗的设计,封装紧凑,配置灵活,适合应用于手持设备导航及车载导航方案等方面的应用。

产品应用

带定位的手持移动设备PND、

PMP、PDA 等个人终端设备车载

应用

移动PC 数字照相

机、摄相机物流管

理芯片特点

●卫星导航接收器射频前端芯片,支持L1

频段中国北斗II 代、美国GPS、俄罗

斯GLONASS及欧洲伽利略等

●集成LNA,芯片总噪声系数约为3dB

●无需外接中频滤波器

●采用小数分频结构频率综合器

●支持多种参考频率

●中频频率和带宽可调

●2-bit 符号/幅度ADC 数字中频输出

●中频ADC 采样时钟可配置

●集成SPI数字控制接口

●数字IO工作电压范围2.5-3.6V,内核

工作电压1.8V

●三种工作模式芯片电流:

正常工作:20.7mA

空闲模式:1.5mA 关

断模式:5uA

● QFN32 封装,尺寸5mm ×5mm ×

0.8mm。

应用框图

图1 HZG102 典型应用框图(使用片上LDO 供电,外接有源温补晶振)

_

2

管脚描述

_

3

_

4

电气特性

◆ 极限特性

电源对地电压(模拟电源 IO 、数字内核电源 IO ) ………………… -0.3~2.5V 电源对地电压(数字 IO 电源、LDO 输入电源) ………………… -0.3~4.2V 其他引脚对地电压 ………………………………… -0.3~(工作 VCC+0.3) 最大射频输入功率 ………………………………………………… +5dBm 工作

环境温度 …………………………………………………

-40~+85℃ 结温 …………………………………………………………………

+150℃ 存储温度 …………………………………………………………… -65~+150℃ 焊接温度(10 秒连续) …………………………………………… 300℃

CAUTION! ESD SENSITIVE DEVICE!

请注意使用、包装和运输过程中的静电防护!

◆ 直流特性

◆ 交流特性

[1] 默认为GPS 模式,射频输入频率为1575.42MHz。其他系统如北斗II、GLONASS 等需要通过SPI 接口对芯片编程得到。

[2] 根据不同的晶振频率、本振频率、锁相环分频比设置等,中频频率可能不同。接收GPS、北斗信号时建议将中频频率设置为4.1MHz 附近,接收GLONASS 信号时将中频频率设置为6.5MHz 附近。

[3] 由于中频采样频率与晶振频率相同,所以晶振的频率应选择为中频信号最高频率的两倍以上。

[4] 接收不同的系统,选择不同的带宽。如GPS 和北斗II 代信号,可选择带宽为4.8MHz,而接收GLONASS 信号时选择带宽为8.6MHz。

_

5

应用信息

SPI 编程

HZG102 使用需用SPI 接口进行芯片配置和初始化。

SPI 模块具有两种工作模式:SPI 模式和3-wire 模式,由nPGM 来设置。

SPI 模式的数据格式与时序

当SCS 为低电平时,SPI 接口有效。SCS 为高电平时,SPI 模块不响应。

SPI 的数据格式如下:

控制位0 为写,1 为读。

地址只判断低5 位。控制字

和数据均为高位先进。

写时序:时钟上升沿锁存数据,下

降沿采样。

图2 SPI 写时序

读时序:

上升沿锁存数据,下降沿采样,下降沿输出数据。

_

6

图3 SPI 读时序

注:SCS 拉低之前,SCK 必须保持为低电平。

基带数据接口说明

HZG102 集成2-bit 模数转换器,芯片与基带处理芯片的接口如图4 所示:

图4 ADC 与基带接口示意图

ADC 输出编码采用常用的符号位(SIGN)/幅度位(MAG) 编码格式(SIGN/MAG 对应Q1/Q0)。ADC 输出数据的时钟沿可设置,如图5 所示是射频芯片在CLK 下降沿锁存输出数据,基带芯片在CLK 上升沿采样最佳;也可以是射频芯片在CLK 上降沿锁存输出数据,基带芯片在CLK 下升沿采样。

_

7

相关文档
最新文档