SAMA图及控制逻辑

1
Objectives
On successful completion of these courses, the student will be able to: Apply, tune, and track all appropriate algorithms in open- and closed-loop configurations. Select, filter, and compensate transmitter inputs. Implement complex sequential control. Appreciate important closed-loop control forms. Configure general math computations.
3
Monitor functions: HIGHMON, LOWMON, HIGHLOWMON, (监视功能) RATEMON, RATECHANGE, QUALITYMON, COMPARE, DBEQUALS Filtering: RUNAVERAGE, SMOOTH, LEADLAG, TRANSPORT, (滤波) PREDICTOR Transmitter processing: 2XSELECT, MEDIANSEL, GASFLOW, (转送处理) LEVELCOMP, STEAMTABLE, STEAMFLOW, QAVERAGE, FUNCTION, MULTIPLY, DIVIDE, BILLFLOW Core modulating control: PID, PIDFF, MASTATION, MAMODE, (控制算法) SETPOINT, TRANSFER, HISELECT, LOSELECT
50个32位整数寄存器(16进制数):
Step2执行高16位的输出 （因而，最多控制16个输出）
16
ANALOGDRUM -- 模拟量顺序控制器
功能： 1 输出OUT的值，由每一步寄存器的值决定，
最多30步，当到最大步数时，回到Step1。
2 步进方式由INC（增加）或DEC（减少）参数为TRUE决定 3 当TMOD = 1时，则执行哪一步由TRIN数决定
参数：
NMIN：最多步数 R01：第一步的输出寄存器 OUT2：第二个被选中的当前步寄存器值
17
STEPTIME -- 自动步进定时器
功能： STEP 自动步进，每一步的时间由参数设置。
当 TMOD = 1， STEP = TRIN 决定，
当 TMOD = 0，HOLD =1 则STEP保持当前步， 当STEP步全部结束，则STEP回到 1。 * 控制回路的时间必须是：100，200，500，1000ms
FLAG = 1。 OUT = 当前输入为 1 的个数。
参数：
MTRU：最多输入为 1 的个数。 NMIN：输入的总数。
24
RESETSUM -- 带复位的加法器
功能：
AND, OR, NOT, XOR, ASSIGN, AVALGEN, DVALGEN, KEYBOARD AND -- 与门
最多 8 个开关量输入
OR -- 或门
最多 8 个开关量输入
8
NOT -- 非门
XOR -- 异或门
ASSIGN -- 传递点信息
9
AVALGEN -- 模拟量发生器
OUT = VALU
Describe the interface of selected algorithms to input/output hardware.
Use algorithms for timing, counting, accumulation, and system-time applications.
Complex Sequential logic: DIGDRUM, ANALOGDRUM, (综合顺序逻辑) STEPTIME, MASTERSEQ, DEVICESEQ Timer/Counter functions: ONDELAY, OFFDELAY, ONESHOT (时间/记数功能) COUNTER, PULSECNT, DIGCOUNT, RESETSUM System time functions: SYSTEMTIME, TIMECHANGE, (系统时间功能) TIMEDETECT, TIMEMON
4
Hardware interface: FIELD, ATREND, X3STEP, ANALOGDEVICE (硬件接口) Pulse Acuumulator module interface: RPACNT, RPAWIDTH (脉冲记数) Point format conversion: BCDNIN, BCDNOUT, PACK16, (点格式转换) UNPACK16, SATOSP, SPTOSA, TRANSLATOR
Math functions : GAINBIAS, (计算) INTERP, POLYNOMIAL, SQUAREROOT, SUM
Custom calculations: CALCBLOCK, CALCBLOCKD (自定义计算)
5
Combinatorial logic 组合逻辑
FLIPFLOP -- S-R触发器
时间/记数功能
ONDELAY, OFFDELAY, ONESHOT, COUNTER, PULSECNT, DIGCOUNT, RESETSUM ONDELAY -- 前延时
19
OFFDELAY -- 后延时
20
ONESHOT -- 脉冲发生器
21
COUNTER -- 记数器
功能： 当 ENBL = 1时：IN1= 1每次扫描，记数器增加/减少 1。 当ACT 增加到TARG值时，OUT = 1，
当ACT 从TARG值开始减少时，减到ACT<=0时，OUT =1。
22
PULSECNT -- 脉冲记数
功能： 当 IN1 有一个 上升沿（从 0 到 1 ），OUT记一个数。
23
DIGCOUNT -- 带标志的数字输入记数器
功能：
当 有多于 MTRU的输入为 1 ，或大于 NMIN 个输入为 1 时，
Y
停止设备运行
DVxx = 0设备停
TMOD = 1 ?
N N
Y
设备是否正在运行?
Y
TKIN = xx ?
N
N
设备是否准备运行?
Y
N
STEP = TKIN
HOLD = 1
Y
Proceed = 1? 设备是否故障?
N
HOLD = 1
Y
FAIL = 1 设备运行
N
HOLD = 0 DV设备输出置1
15
DIGDRUM -- 50步开关量顺序控制器
* 此算法应用于回路设定值、输出值、手/自动切换。
11
Complex Sequential logic
综合顺序逻辑
MASTERSEQ, DEVICESEQ, DIGDRUM, ANALOGDRUM, STEPTIME,
MASTERSEQ -- 主设备顺序控制器算法 DEVICESEQ -- 顺控设备算法
OV-330
Advanced Control
上海西屋控制系统有限公司
0
Βιβλιοθήκη Baidu
Prerequisites
Prior completion of the initial Control course (OV200) is strongly recommended. A working knowledge of control systems and control theory is desirable.
设备#1 (设备可以是一些复杂 的逻辑运算)
设备#2
. . . . .
反馈信号
12
参数：MASTERSEQ ENBL ---- 允许条件，当为TRUE时，顺序可以执行。 PRCD ---- 为TRUE时，顺序开始执行。 OVRD --- 为TRUE时，跳过此步。 RSET ---- 为TRUE时，复位。STEP记数回到0。 TMOD --- 工作方式：Normal（正常），Priority（优先级） TKIN ---- 有效步数。
Description
This course is intended for those students who will be implementing their own control programs or making significant modifications to existing programs. Using previous knowledge of control, the student will learn how to implement control design in an Ovation environment. This course is intended to be a continuation of the control topics discussed in the prerequisites. Emphasis will be placed on the selection of algorithms from the approximately 120 currently available, as well as the configuration and application of these algorithms.
功能：
1 顺序控制32个输出状态，最多50步。当到最大步数时，回到Step1。
每一步中用16进制数控制最多32个设备状态。 2 步进方式由INC（增加）或DEC（减少）参数为TRUE决定 3 当TMOD = 1时，则执行哪一步由TRIN数决定
参数： NMIN：最多步数 TYPE：Long： 1 ~ 50步 Short：1 ~ 100步，Step1执行低16位的输出
真值表:
?
? --- SET 优先, 则为“1” RESET 优先, 则为“0”
6
AAFLIPFLOP -- 带复位的交替动作触发器
仿真一个记忆设备的输出状态，当SRST为“1”时， 新的SRST改变。输出仍旧保持原来状态。 INIT --- 初始状态
真值表：
7
Basic Sequential logic 基本顺序逻辑
设备启动成功? STEP=step+1
N
设备准备运行?
N
Step 是否有效?
N
Y
设备正在运行?
N
PROCEED = 1 ?
Y
Step >最大步?
Y Y
将DONE输出置1
Y
设备运行
N
DV设备输出置1
N
OVRD = 1?
Y
执行下一个逻辑
HOLD = 0
N
14
Priority方式：
STEP=0
设备是否启动成功?
VALU：是一个整定常数（Tuning Constant） 可（+ 或 -）
DVALGEN -- 数字量发生器
OUT = VALU VALU：当0.0时，OUT = FALSE 当为非0数值时，OUT = TURE
10
KEYBOARD -- 键盘接口
与键盘的接口算法
当键盘上对应键按下，则相应的输出输出一个 “1”脉冲。
输出端由DEVICESEQ算法控制
FAIL ---- 某执行步故障，输出= 1
HOLD --- 保持在某步时，输出= 1
DONE --- 全部顺序结束，输出=1，且STEP置1。 STEP ---- 当前的步号
13
Normal方式：
STEP=0
设备故障?
Y
FAIL = 1
HOLD = 1
N
清除STEP状态字中的bit
每步时间寄存器：
参数：
RHRS：显示当前步设置的以小时为单位的时间
RMIN：显示当前步设置的以分钟为单位的时间 RSEC：显示当前步设置的以秒为单位的时间 EHRS：显示当前步已走过的以小时为单位的时间 EMIN：显示当前步已走过的以分钟为单位的时间
ESEC：显示当前步已走过的以秒为单位的时间
18
Timer/Counter functions
2
常用算法
Combinatorial logic: AND, OR, NOT, XOR, ASSIGN (组合逻辑) AVALGEN, DVALGEN, KEYBOARD
Basic Sequential logic: FLIPFLOP, AAFLIPFLOP (基本顺序逻辑) including alternate implentations