一种嵌入式的实时视频采集系统

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

技术创新

中文核心期刊《微计算机信息》(嵌入式与SOC)2008年第24卷第4-2期

360元/年邮局订阅号:82-946

《现场总线技术应用200例》

机器人技术

一种嵌入式的实时视频采集系统

AkindofEmbededReal-TimeVideoAcquisitionSystem

(中北大学)

李志刚王明泉任少卿杨静

LIZhi-gangWANGMing-quanRENShao-qingYANGJing

摘要:设计实现了一种智能移动机器人的前端视频采集系统,该系统采用视频解码芯片SAA7111A和灵活可配置的FPGA芯片实现了实时的视频采集,满足了机器人后续视频处理的需要。实验证明:该系统具有结构简单、可靠性高、使用灵活和性价比高等优点。

关键词:FPGA;SAA7111A;视频采集中图分类号:TN911.7文献标识码:A

Abstract:Inthispaper,wedesignandimplementavideofrontsystemforUnmannedVehicleandIntelligentRobot.AccordingtotherequirementsofsystemweimplementcontinuallyvideoacquisitionwithspecialvideodecoderSAA7111AandflexibleconfigurableFPGA.Theexperimentindicatedthatthissystemhassomeadvantagessuchassimplestructure,highreliability,highadaptabilityandhighperformance-costratio.

KeyWords:FPGA;SAA7111A;VideoDataAcquisition

文章编号:1008-0570(2008)04-2-0226-03

1引言

随着中国机器人产业的迅猛发展,据预测到2010年,市场容量将超过93.1亿人民币。智能移动机器人是在室外环境中,将视频图像采集回来之后,按照预先给定的目标任务,结合已知的地理信息做出路径规划,在行驶的过程中能够不断感知和判断周围的环境信息,自主地做出各种决策,随时调整自身的行驶状态并执行相应的动作和操作。在这个过程中,视频采集质量的好坏将直接影响整个系统的运行,是进行后续数字图像处理的前提条件。因此,必须有高性能的硬件设备和高质量的算法作为基础,实时视频采集才成为可能。本文设计并实现了基于FPGA的嵌入式实时视频采集系统。该系统体积小,功耗低,速度快,适应性好,能够满足智能移动机器人视频信号处理系统的需求。

2系统基本原理

图1为系统工作原理框图,整个系统所需各种芯片的电路连接如下图所示,由CCD摄像头输出模拟视频信号,经过视频解码芯片SAA7111A进行视频预处理(钳位、放大、A/D转换、同步分离等)后输出图像数字信号IPD、

行同步信号HREF、场同步信号VREF、奇偶场标志信号RST0和13.5MH像素时钟信号

LLC2去驱动FPGA,从而产生正确的图像采集时序和存储地

址,并将采集的图像存储到双口RAM中。

整个系统由视频采集控制和帧存读写控制两个核心模块组成,它们的功能都由FP-GA来实现。双口RAM分为帧存A和帧存B两个存储区域,实现乒乓式的读写操作,能够完成图像的实时采集。SAA7111A的配置程序和FPGA采集控制程序存储在FLASH中,系统上电

工作时加载。

图1系统工作原理框图

3图像采集系统的构成

3.1视频信号

视频信号中除了包含图像信号之外,还包括了行同步信号、行消隐信号、场同步信号(帧同步信号)、场消隐信号以及槽脉冲信号、前均衡脉冲、后均衡脉冲等。因而,对视频信号进行

A/D转换的电路也非常复杂。Philips公司将这些非常复杂的视频A/D转换电路集成到了一块芯片内。从而生产出功能强大的视频输入处理芯片SAA7111A,为视频信号的数字化应用提供

了极大的方便。

3.2SAA7111A性能及工作协议

SAA7111A是PHILIPS公司的一种增强型视频输入处理器芯片,它集A/D与解码功能于一身,片内还附有锁相、自动钳位

控制、时钟自动增益产生、多制式解码等电路,另外还可对亮度、对比度和饱和度进行控制。既支持PAL电视制式,又支持

李志刚:在读硕士研究生

基金项目:中国博士后科学基金资助项目(2005038095);山西省自然科学基金资助项目(20051043);中北大学科学基金资助项目

226-

邮局订阅号:82-946360元/年技

术创新

机器人技术

《PLC技术应用200例》

您的论文得到两院院士关注NTSC电视制式。SAA7111A内部含有I2C接口,可简洁的通过I2C总线对SAA7111A的工作方式进行设定。SAA7111A的场同步信号VREF、行同步信号HREF、奇偶场信号RST0、像素时钟信号LLC2都由引脚直接引出,从而省去了以往时钟同步电路

的设计,其可靠性和方便性有了很大的提高。

图2所示为SAA7111A的功能方框图。从SAA7111A的四个模拟输入端AI11,AI12,AI21,AI22输入的视频图像信号,经模拟处理后,一路经A/D转换器后产生数字色度信号和亮度信号,分别进行亮度信号处理和色度信号处理。亮度信号处理的结果一路送到色度信号处理器,进行综合处理,产生Y和UV信号,经格式化后从VPO(16位)输出;另一路进入同步分离器,经数字PLL产生相应的行和场同步信号HS和VS,同时PLL驱动时钟发生器,产生与HS锁定的时钟信号LLC和像素时钟信号LLC2。所有这些功能均是在I2C总线控制下完成的,其中

SCL为串行时钟信号,SDA为串行数据信号。

图2SAA7111A功能方框图

SAA7111A的主要特点:

(1)可编程选择四路视频输入的一路或两路,组成不同的

工作模式,在其内部有两路模拟视频信号处理通道,可进行静态增益控制或自动增益控制,还有两路模数转换器;

(2)可对芯片编程进行自电平控制、

抗混叠滤波、梳状滤波;(3)场频50Hz或60Hz自动检测,并在PAL和NTSC制之间自动切换;

(4)能对不同输入制式的亮度信号和色度信号进行处理,

并实现亮度、色度和饱和度的片内控制;

(5)提供两种数据方式供选择,这两种数据方式分别是RGB和YUV,可灵活输出不同的数字图像数据格式,主要有:4:1:1的YUV格式(12bit),4:2:2的YUV格式(16bit),4:2:2的YUV格式[CCIR-656](8bit),5:6:5的RGB格式(16bit)和8:8:8的RGB格式(24bit);

(6)SAA7111A的工作模式由其内部的控制寄存器决定,需

根据不同的视频标准来配置相应的内部寄存器,即初始化。用户根据I2C总线协议,将需要的控制字写入控制地址即可对

SAA7111A进行相应的控制。这些控制包括:图像数据输出格式、色彩、明暗、饱和度及各种参考信号的输出。I2C总线传送数据的基本时序如图3所示。

图3I2C总线的基本时序

总线上的数据传输可以是读或写两种方式,其写格式为:其中:S为总线起始信号;SlaveAddressW为被控器

SAA7111的寻址字节;A为被控器应答信号;SubAddres为SAA7111控制寄存器的地址;Data(NB)即控制寄存器的配置参数;P为总线终止信号。

3.3FPGA的采集控制原理

SAA7111A的输出时钟信号包括LLC(27MHz)和LLC2(13.5MHz),其中LLC2为像素时钟频率,每一时钟对应一个16位像素输出。行参考同步信号HREF,高电平表示一行的有效像素,为720个LLC2周期。场参考同步信号VREF高电平时表示输出是有效行图像,单场是286行;低电平期间为场消隐信号,是26个行周期。RTSO=1时表示输出为奇数场,RTSO=0时为偶数场。输入信号FEI为输出使能信号,为0时允许数据输出,为1时数据输出处于高阻状态。图4,5分别为采集一行和奇数场

图像的信号时序图。

图4SAA7111A采集一行图像的时序图

启动采集前必须对SAA7111A内部的32个寄存器写入相应的值。在采集的过程中,仅采集奇场图像信号而不采集偶场图像信号。因为只采集奇场信号也能得到稳定的图像,而可以

利用偶场图像时间等待处理图像。对有效像素、无效像素、有效行和无效行进行计数,产生RAM的地址、读写、选通等控制信号,均由FPGA完成。由于只采奇场图像,行数也减少为原来的一半,为286行,前后各去掉23行,取中间240行。当RTSO为高电平且VREF上升沿到来时,标志奇数场开始,启动无效行计数器对HREF信号进行计数,计满前23行后,启动有效行计数器,置COUT信号为高电平,且在水平同步信号VREF=1、垂直同步信号HREF=1、

图5SAA7111A奇数场采集的时序图

奇偶场信号RTSO=1时,启动无效像素计数器,对LLC2二分频后的像素时钟信号进行计数。LLC2二分频后频率降为

6.75MHz,每行像素点由原来的720点,减少为360点,将其截头去尾,前后各去掉20个像素,取一行中间的320个像素点,即得到分辨率为320X240的一帧图像。当无效像素计数器计满前20后,启动有效像素计数器开始计数,并将数据缓冲器打开,每计一次数,地址发生器加1,产生地址信号,读写信号WR,选通信号RAM_SEL,当一帧图像写完后,置FLAG信号为

低,触发中断信号,以便处理器处理图像。值得注意的是,利用FPGA可以很灵活地控制存入RAM存储器中的图像数据量。

这里将图像分辨率设计为320X240,实际应用中,可以根据需要

灵活设置。

227-

相关文档
最新文档