现代数字信号处理2011试卷A

注:*表示任意电平
74LS138
第 4 页 共 11 页
第 5 页 共 11 页
学号：
姓名：
学院：
年级：
专业：
------------------------------------------------密 波形图如下： － 封 － 线
------------------------------------------------------
A
(B).
A
(C).
0 )。
(D).
1
3、五个 D 触发器构成环形计数器，其模值为 ( (A). 5 (B). 10
(C). 25 ) 的转换速度最慢？ (C). 并联比较型 )。
(D). 32
4、下列几种 A/D 转换器中， ( (A). 逐次渐近型
(B). 双积分型
(D). 计数型
5、欲使 D 触发器按 T’触发器工作，应使输入 D=( (A). 0 (B). 1 (C). Q
第 7 页 共 11 页
年级：
学院：
-------------------------------------------------
姓名：
密
－
封
百度文库
－
线
------------------------------------------------------
专业：
得分
五、某 8421BCD 码十进制计数器处于计数状态（如下图所示） ，设计一 个计数监视电路， 当其中数值能被三整除时 （计数值为 0 不算在要求之内） ， 该监视电路输出为 1，否则输出为 0. （1）画出用与非门实现该监视电路的最简逻辑图； （15 分） （10 分）
(D). Q
6、若 4 位二进制加法计数器正常工作时，由 0000 状态开始计数，则经过 143 个输入 脉冲后，状态应是 ( ) 。 (A). 0000 (B). 1111 (C). 1110 (D). 0001
7、下列各门电路中 ( (A). CMOS与非门 8、滞回特性是 (
)的输出端可以并联使用； (B). TTL OC门 (C). TTL或非门 (D). CMOS反相器
)。 (C). EEPROM )。 (C). 数码寄存器 (D). 数据选择器 (D). SRAM
10、下列逻辑电路中为时序逻辑电路的是 ( (A). 变量译码器 (B). 加法器
专业：
得分 三、分析简答题（共 4 小题，每小题 5 分，共 20 分）
1. 试利用卡诺图化简法将逻辑函数化为最简“与或”式：
) 的基本特性? (B). T’触发器 (C). 施密特触发器 (D). 多谐振荡器
(A). 单稳态触发器
第 2 页 共 11 页
9、下列哪种半导体存储器具有数据易失性 ( -----------------------------------------------------(A). 闪存 (B). PROM
Y = ABC + ABD + C ⋅ D + AC D + AC D
年级：
学院：
密 ------------------------------------------------2．用集成二进制译码器 74LS138 和与非门构成全加器，写出完整的设计过程。 （ 74LS138 的片脚图如下图所示，其选通端 EN = S1 ⋅ S 2 + S 3 ，输出为低电平有 效，电路可直接在给出的逻辑图上画） 。 学号： 姓名：
（2）试用 PROM 实现该监视电路功能，在下图 b 中用实黑圆圈标示。 （5 分）
第 8 页 共 11 页
学号：
A B
1 1
C
D
1
1
Y
(a)
(b)
第 9 页 共 11 页
------------------------------------------------------
得分
六、中规模十进制加法计数器芯片 74LS160 的片脚图（a）和功能表(b) 如下所示，试采用置数法（置‘0101’ ）设计一个 23 进制同步计数器， 要求电路工作稳定。可附加必要的门电路，画出连接电路图。 （共 10 分） CP RD EP ET X X 0 X 1 X X 1 1 1 (b) 工作状态 异步清零 同步置数 保持 保持(但C=0) 计数
CP 脉冲作用下输出端 Y 对应的电压波形。设触发器的初始状态均为 Q=0 。
4. 下图所示是用维持阻塞结构 D 触发器组成的脉冲分频电路。试画出在一系列
第 6 页 共 11 页
得分
四、分析下图所示的同步时序逻辑电路。要求写出完整的分析步骤 （可不画时序图） ，并说明电路功能。假设电路的初始状态为“000” 。 （共 15 分）
第 1 页 共 11 页
得分 二、选择题（共 10 小题，每小题 2 分，共 20 分）
1、下列说法中， (
)是错误的？
( A ) . 一个逻辑函数总可以化为最小项之和与最大项之积两种标准形式； ( B ) . 一个逻辑函数全体最小项之和为 1 ； ( C ) . 一个逻辑函数全体最大项之积为 1 ； ( D ) 只有一个变量不同的两个最大项的乘积等于各相同变量之和。 2、一个二输入 CMOS 或非门，一输入端接一只 10KΩ的电阻接地，另一输入端接变 量 A，则输出 Y= ( )： (A).
得分
七、试用题六中中规模十进制加法计数器 74LS160（片脚图和功能表 如题六所示）和中规模集成八选一数据选择器 74LS151 及必要的门电 路，设计一个序列信号发生器电路，使之在一系列 CP 信号作用下能周 期性地输出‘1010110111’的序列信号。 （10 分）
第 11 页 共 11 页
；
密
、D、
、T、T’等类型；这些
描述。 。为构成 4096×4 位地址译码以
姓名：
4、衡量存储器性能的两个重要指标是 位的 RAM ，需要 完成寻址操作。
片 1024×1 的 RAM ，并且还需要外加
5、A/D 转换器将模拟信号转换为数字信号的转换过程一般分为四个阶段：即采 样、 、 和编码。
学号：
年级：
线
－
得分
一、 填空题（共 5 小题，每题 2 分，共 10 分）
封
学院：
1、逻辑等式 Y = AB + C + D + C 的反演式是 － 对偶式是： 2、 （ 10111101010.10111） 2=( 3、按照逻辑功能的不同，触发器可以分成 ------------------------------------------------逻辑功能可以用特性表、 、 和 。 （均化成最简与或式） )8 = ( )10
专业：
Q0 Q1 Q2 Q3
EP ET CP CO 74160 LD RD
LD X 0 1 1 1
X
0 1
X X
1 1 1
D0 D1 D2 D3
(a)
年级：
学院：
-------------------------------------------------
学号：
姓名：
密
－
封
－
线
第 10 页 共 11 页
－
封
－
线
第 3 页 共 11 页
3．图示为用 555 定时器组成的某种电路，右表给出了 555 的引脚功能。试说明该 电路为何种电路，并简要说明该电路的工作原理，且指出该电路输出波形的占空 比由哪些参数决定。
引脚 电平 电平 电平 电平 2(S) ≤1/3VCC >1/3VCC >1/3VCC * 6(R) * ≥2/3VCC <2/3VCC * 4(MR) >1.4V >1.4V >1.4V <0.3V 3(VO) 高电平 低电平 保持 低电平 7(Q) 悬空状态 低电平 保持 低电平
------------------------------------------------------

国防科技大学 2011-2012 学年秋季学期
《数字电子技术基础》 考试试卷
考试形式： 闭卷 考试时间： 120 分钟
（A）卷
满分： 100 分。
专业：
题 得
号 分
一
二
三
四
五
六
七
总 分
评阅人 注意： 1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。 2、密封线左边请勿答题，密封线外不得有姓名及相关标记。