自动打铃系统

湖南文理学院课程设计报告

课程名称：专业综合设计

系部：电气与信息工程学院

专业班级：通信08102班

学号：200816020229

学生姓名：王恒一

指导教师：王立

完成时间：2011-6-22

报告成绩：

评阅意见：

评阅教师日期

目录

第一章设计简介及方案论述 (2)

1.1作息时间控制钟系统概述： (2)

1.2本设计任务和主要内容： (2)

1.2.1设计任务 (2)

1.2.2主要内容 (2)

第二章系统主要硬件电路设计 (3)

2.1单片机总体设计思路 (3)

2.2各功能模块程序实现原理分析 (3)

2.2.1七段式数码管驱动模块 (3)

2.2.2蜂鸣器驱动模块 (3)

2.2.3按钮控制模块 (4)

2.3 AT89C51单片机性能介绍 (4)

2.4系统主要硬件电路 (6)

第三章系统软件设计 (8)

3.1系统软件设计的主要内容 (8)

3.2主程序流程设计 (8)

3.2.1主程序流程设计图： (9)

3.2.2蜂鸣器驱动模块的硬件设计 (9)

第四章系统调试与测试结果分析 (10)

4.1系统调试 (10)

4.1.1硬件调试 (10)

4.1.2软件调试 (10)

4.13硬件软件联调 (10)

4.2仿真结果 (10)

第五章附录： (12)

5.1汇编程序清单： (12)

5.2器材仪表： (32)

5.3参考资料： (32)

第一章设计简介及方案论述

1.1作息时间控制钟系统概述：

本设计是一个具有报时功能的作息时间控制钟。它利用89C51单片机的2Hz时基计时，进行年历计算，并用的蜂鸣器驱动模块将它报出来；在进行时间计算，分每加一时，都与规定的作息时间比较，如果相等则进行相应的控制或动作。由七段显示驱动模块、蜂鸣器驱动模块和按钮控制模块三部分组成，四个按键用于报时及校正时间。现代机关企业，特别是学校要求对时间加以控制，要按时打铃及播放广播，以保证学习与工作的正常运行。本设计实现了这些功能，给学校及其他机关企业带来方便，整体性好，人性化强、可靠性高，实现了对时间控制的智能化。

1.2本设计任务和主要内容：

1.2.1设计任务

用单片机器件为主体，设计一台自动打铃系统。

1.2.2主要内容

1、基本计时和显示功能(用12小时制显示)。包括上下午标志，时、分的数字显示，秒信号指示。

2、能设置当前时间(含上、下午，时，分)

3、能实现基本打铃功能，规定：

上午6：00起床铃：打铃5秒、停2秒、再打铃5秒。

下午10：30熄灯铃：打铃5秒、停2秒、再打铃5秒。

铃声可用小喇叭播放，凡是用到铃声功能的均按此处理。

第二章 系统主要硬件电路设计

2.1单片机总体设计思路

(1)设计能正常工作的一个单片机最小硬件系统，外围电路包括设置键盘，LCD 或LED 的显示屏；

(2)进行软件设计，利用单片机系统时钟先设计一个高精度的内部时钟系统，最小精确时间为期1秒；

(3)在秒计数器的基础上设计一个24小时时钟，并设计若干定时功能； (4)设计打铃执行机构，完成自动打铃功能。

2.2各功能模块程序实现原理分析

模块组成框图如图2-1所示，该模块由蜂鸣器驱动模块、蜂鸣器驱动模块和按钮控制模块三部分组成。且三部分都通过AT89C51来实现。 2.2.1七段式数码管驱动模块

采用动态扫描方式，通过一组单片机端口驱动并联在一起的LED 发光管的一端(共阴或共阳端)，LED 发光管的另一脚接通用I/O 口，控制其亮灭。该方法能驱动较多的LED ，控制方式较灵活，而且节省单片机的资源。 2.2.2蜂鸣器驱动模块

采用压电式蜂鸣器，压电式蜂鸣器主要由多谐振荡器、压电蜂鸣片、阻抗匹配器及共鸣箱、外壳等组成。多谐振荡器由晶体管或集成电路构成，当接通电源后（1.5-15V 直流工作电压），多谐振荡器起振,输出1.5～2.5kHZ 的音频信号，阻抗匹配器推动压电

A T89C51

按钮控制

铃声装置

七段式数码管

图2-1

蜂鸣片发声。

2.2.3按钮控制模块

四个按钮的一端分别接地，另一端接单片机一个端口的四个引脚，当某一个按钮按下的时候，其对应的引脚就由高电平变成低电平，然后通过单片机扫描读取引脚的电平来判断按钮是否按下。

2.3 AT89C51单片机性能介绍

AT89C51是一种带4K字节闪烁可编程可擦除只读存储器的低电压，高性能CMOS8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。

引脚说明：

VCC：供电电压。

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。