第五章5 计数器芯片

Y5 Y4 Y3 Y2 Y1 Y0
ຫໍສະໝຸດ Baidu
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 脉冲分配器是数字系统中定时部件的组成部分，它 74138 Q3Q 2 Q1Q 0 在时钟脉冲作用下，顺序地使每个输出端输出节拍脉冲， 1 ET G1 G2A G2B A 2 A 1 A0 用以协调系统各部分的工作 RCO 74161 EP 1 0 0 RD LD D3 D2 D1 D 0 1
1.反馈清零法-适用于有清零输入端的集成计数器
（1）同步反馈清零法 例5-13 用集成计数器74X163和必要的门电路组成6 进制计数器，要求使用反馈清零法。
n n n n CR Q0 Q2 Q0 Q2
时序图
1.反馈清零法 （2）异步反馈清零法
例5-14 用集成计数器74X161和必要的门电路构成6进 制计数器，要求使用反馈清零法。
逻辑电路图
1
1 1 0 0
&
完整的状态图
例5-17 用74X160组成48进制计数器。
整体反馈清零法
零端
将高位片的Q2和低位片的Q3通过与非门接至两芯片的清
大模分解法： 将M分解为多个因数相乘（每个因数小于 单片计数器的最大值），可先用n片计数器分 别组成模值为M1、M2、…、Mn的计数器，然后 再级联成M=M1M2…. Mn的计数器。
异步清零，异步置数
清零 CR 1 0 0 0 0
预置 LD × 0 1 1 1
“加”计 数时钟 CPU × × 1 ↑ 1
“减”计 数时钟 CPD × × 1 1 ↑
预置数据输入 D3 D2 × D × × × × C × × × D1 D0 × B × × × × × × × A
输出 Q3 Q2 Q1 Q0 0 0 0 0 D C B A 保 持 计 计 数 数
RD LD D3 D2 D1 D 0 1 1
RD LD D3 D2 D1 D 0 1 1
f =32768Hz
∧
（四）组成序列信号发生器 序列信号是在时钟脉冲作用下产生的按一 定规则排列的一串周期性二进制信号。在通信、 雷达、遥控、遥测、数字式噪声源等方面都有 广泛的应用。
用计数器辅以组合逻辑电路可以方便地构成各种序列 发生器。构成的方法如下： 第一步 根据序列码的长度P，设计一个模P计数器； 第二步 设计适当的组合逻辑电路 ，计数器的状态 做为该组合逻辑电路的输入，要设计的序列就是该组 合逻辑电路的输出。
引脚分布
逻辑符号
带引脚名的逻辑符号
同步清零
简化符号
（三）4位二进制同步可逆计数器芯片74 X 191
引脚分布
逻辑符号
简化符号 带引脚名的逻辑符号
74X191的功能表
没有清零，异步置数
（四）4位二进制同步可逆计数器芯片74X193
清零 CR 1 0 0 0 0
预置 LD × 0 1 1 1
∧
Q3Q 2 Q1Q 0 RCO 74161(3) ET EP CP RCO
Q3Q 2 Q1Q 0 74161(2) ET EP CP
∧
Q3Q 2 Q1Q 0 RCO 74161(1) ET EP CP 1
RD LD D3 D2 D1 D 0 1 1
CP
RD LD D3 D2 D1 D 0 1 1
∧
工作模式 异步清零 异步置数 数据保持 加法计数 减法计数
异步清零，异步置数
（五）8421BCD码同步加法计数器74X160芯片
74X160的功能表
清零 预置数 CR 0 1 1 1 1 LD × 0 1 1 1 使能 ET EP × × × × 0 × 1 × 0 1 时钟 CP × ↑ × × ↑ 预置数据输入 输出
工作模式 异步清零 同步置数 数据保持 数据保持 加法计数
D3 D2 D1 D0 Q3 Q2 Q1 Q0 × × × × 0 0 0 0 D C B A × × × × × × × × × × × × D C B A 保 持 保 持 十进制计数
（六）二-五-十进制异步加法计数器74X290
74X290内部逻辑电路图
n n CR Q1n Q2 Q1nQ2
1 1 1 计数脉冲
&
时序图
完整状态转换图
2.反馈置数法—适用于有预置功能的集成计数器
（1）同步反馈置数法 例5-15 用集成计数器74X160和必要的门电路组成7进制 计数器，要求该电路的有效状态是 Q3Q2Q1Q 0按“加1”的顺序从0011 到1001循环变化。
预置数据输入 D3 D2 D1 D0 × D × × × × × × A × × ×
Q3 0 D
输 出 Q2 Q1 Q0 0 0 0 A 持 持 数
工作模式 异步清零 同步置数 数据保持 数据保持 加法计数
C B × × × × × ×
C B 保 保 计
异步清零，同步置数
（二）4位二进制同步加法计数器芯片 74X163
“加”计 数时钟 CPU × × 1 ↑ 1
“减”计 数时钟 CPD × × 1 1 ↑
74X193的功能表
预置数据输入 D3 D2 D1 D0 × × × × D C B A × × × × × × × × × × × × 输出 Q3 Q2 Q1 Q0 0 0 0 0 D C BA A 保 持 计 计 数 数 异步清零 异步置数 数据保持 加法计数 减法计数 工作模式
74X160 74X161 74X162 同步 74X163 74X190 74X191 74X192 74X193 74X290 74X293 异步 74X90 74X92 74X93
十进制 “加” 计数器 4 位二进制“加” 计数器 十进制 “加” 计数器 4 位二进制“加” 计数器 单时钟可逆十进制计数器 单时钟可逆 4 位二进制计数器 双时钟可逆十进制计数器 双时钟可逆 4 位二进制计数器 二-五-十进制“加” 计数器 二-八-十六进制“加” 计数器 二-五-十进制“加” 计数器 二-六-十二进制“加” 计数器 二-八-十六进制“加” 计数器
CP Q0 Q1 Q2 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
1 CP
CP
∧
作 业
5-19 5-20 5-21 5-22 5-27
异步（低电平有效） 异步（低电平有效） 同步（低电平有效） 同步（低电平有效） 无 无 异步（高电平有效） 异步（高电平有效）
同步（低电平有效） 同步（低电平有效） 同步（低电平有效） 同步（低电平有效） 异步（低电平有效） 异步（低电平有效） 异步（低电平有效） 异步（低电平有效）
异步（高电平有效） 预置 9， （高电平有效） 异步 异步（高电平有效） 无
例 试用计数器74161和数据选择器设计一个01100011序列 发生器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用 数据选择器74151产生所需序列，从而得电路如图所示。
例：试分析计数器74X161及151构成的如图所示逻辑电路的 功能，并画出Y信号的波形。
Q3 Q2 Q1 Q0 Z 0 1 0 0 1
0 1 0 1
0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0
1
0 0 0 1 0
1 0 1 1
1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
0
1 1 1 0
一个产生 110001001110 序列码的计 数器型序列码发生器
Y7 （五）组成脉冲分配器 Y6
Q Q QQ 3 2 1 0
0011
0100
0101
0110
1001
1000
0111
n n n n LD Q0 Q3 Q0 Q3
时序图
用RCO端来实现
完整状态转换图
（2）异步反馈置数法
例5-16 用集成计数器74X193和必要的门电路组成10进制 计数器，要求用反馈置数法实现。
计数脉冲
计数器级联的方式有两种： 1、级间串联进位方式—异步级联方式 2、级间并联进位方式—同步级联方式
（一）计数器容量扩展
1.同步级联方式
两片74X161同步级联组成8位二进制加法计数器的逻辑电路图
2.异步级联方式
（1）两片74X161异步级 联构成256进制计数器
时序图
（3）两片74X290异步级联构成100进制计数器
二进制状态图
74X290的功能表
五进制状态图
74X290的功能表
十进制状态图 8421码十进制逻辑电路图
Q Q QQ 3 2 1 0
0000
0001
0010
0011
0100
1001
1000
0111
0110
0101
5421码十进制逻辑电路图
几种集成计数器的比较
触发器的 CP之间的 关系 型号 计数模式 清零方式 预置数方式
第五节
常用中规模计数器芯片及应用
一、常用中规模计数器芯片
（一）4位二进制同步加法计数器芯片74X161
引脚分布
逻辑符号
带引脚名的逻辑符号
内部逻辑电路图 简化符号
清零 CR 0 1 1 1 1
预置数 LD × 0 1 1 1
使 能 ET EP × × 0 × 1 × × × 0 1
时钟 CP × ↑ × × ↑
（三）组成分频器
例 某石英晶体振荡器输出脉冲信号的频率为32768Hz， 用74161组成分频器，将其分频为频率为1Hz的脉冲信号。
解： 因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲 信号。因此将四片74161级联，从高位片（4）的Q2输出即可。
f =1Hz
Q3Q 2 Q1Q 0 RCO 74161(4) ET EP
时序图
（二）组成任意进制计数器
实际应用中，可以用现有的二进制或十进制计 数器，利用其清零端或预置数端，外加适当的门电 路连接而成。 方法有两种：1、反馈清零法 2、反馈置数法
用模N的计数器构成任意模值的M计数器 1.若M<N，只需一片N进制计数器，使计数器在N进制的计 数过程中，跳过N-M个状态即可。 2.若M>N，需要多片N进制计数器级联，同步级联或异步级 联，然后再用反馈清零或反馈置数法构成M进制计器。
异步（高电平有效） 预置 9， （高电平有效） 异步 异步（高电平有效） 异步（高电平有效） 无 无
二、集成计数器的应用
（一）计数器容量扩展 *（二）组成任意进制计数器 （三）组成分频器 （四）组成序列信号发生器 （五）组成顺序脉冲发生器
（一）计数器容量扩展 将多个计数器进行级联，就可以扩大计数 范围。如：m个模N计数器级联，可以实现Nm 的计数器。
（四）组成序列信号发生器
例：试分析计数器74X161及门电路构成的如图5所示逻辑 电路的功能，并画出Z信号的波形。
其中74161与G1构成了一个模5计数器。 由于 因此，这是一个01010序列信号发生器，序列长度P=5。
用计数器辅以数据选择器可以方便地构成各种序列发生器。 构成的方法如下： 第一步 构成一个模P计数器； 第二步 选择适当的数据选择器，把欲产生的序列按规定的 顺序加在数据选择器的数据输入端，把地址输入端与计数器 的输出端适当地连接在一起。