最新半导体集成电路工艺复习

合集下载

(完整)半导体集成电路芯片封装技术复习资料_

半导体集成电路封装技术复习大纲第一章集成电路芯片封装技术1.（P1）封装概念：狭义：集成电路芯片封装是利用（膜技术)及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺.广义：将封装体与基板连接固定，装配成完整的系统或电子设备,并确保整个系统综合性能的工程。

2。

集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能.3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径,④结构保护与支持.4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量,可靠性和成本目标。

5.封装工程的技术的技术层次？第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送,并可与下一层次的组装进行连接的模块元件.第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。

第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。

第四层次,将数个子系统组装成为一个完整电子厂品的工艺过程。

6.封装的分类？按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分,可分为高分子材料和陶瓷为主的种类,按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。

依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚,底部引脚四种。

常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。

7。

芯片封装所使用的材料有金属陶瓷玻璃高分子8.集成电路的发展主要表现在以下几个方面？1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性9。

苏州大学半导体工艺复习期末复习

半导体工艺期末复习针对性总结第一部分：论述题1、集成电路的工艺集成：晶体生长（外延）、薄膜氧化、气相沉积、光刻、扩散、离子注入、刻蚀以及金属化等。

☆2、工艺目的：①形成薄膜：化学反应，PVD，CVD，旋涂，电镀；②光刻：实现图形的过渡转移；③刻蚀：最后的图形转移；④改变薄膜：注入，扩散，退火；3、单晶硅制备的方法：直拉法、磁控直拉技术、悬浮区熔法（FZ）。

☆4、直拉法的关键步骤以及优缺点（1）关键步骤：熔硅、引晶、收颈、放肩、等径生长、收晶。

熔硅：将坩埚内多晶料全部熔化；引晶：先预热籽晶达到结晶温度后引出结晶；收颈：排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸；放肩：略降低温度（15-42℃），让晶体逐渐长到所需的直接为止；等径生长：提高拉速收肩，收肩后保持晶体直径不变，就是等径生长；收晶：拉速不变、升高熔体温度或熔体温度不变、加速拉速，使晶体脱离熔体液面。

（2）优点：①所生长单晶的直径较大，成本相对较低；②通过热场调整及晶体转速、坩埚转速等工艺参数的优化，可较好控制电阻率径向均匀性。

（3）缺点：石英坩埚内壁被熔硅侵蚀及石墨保温加热元件的影响，易引入氧、碳等杂质，不易生长高电阻率的单晶。

5、磁控直拉技术的优点：①减少温度波动；②减轻熔硅与坩埚作用；③降低了缺陷密度，氧的含量；④使扩散层厚度增大；⑤提高了电阻分布的均匀性。

6、悬浮区熔法制备单晶体：特点：①不需要坩埚，污染少；②制备的单晶硅杂质浓度比直拉法更低；③主要用于需要高电阻率材料的器件。

缺点：单晶直径不及CZ法☆7、晶体生长产生的缺陷种类及影响种类：点缺陷、线缺陷、面缺陷、体缺陷；影响：点缺陷…… 影响杂质的扩散运动；线缺陷…… 金属杂质容易在线缺陷处析出，劣化器件性能；面缺陷…… 不能用于制作集成电路；体缺陷…… 不能用于制作集成电路。

8、外延生长①常用的外延技术：化学气相淀积（CVD）、分子束外延（MBE）。

②化学气相淀积：通过气体化合物间的化学作用而形成外延的工艺；分类：常压（APCVD）、低压（LPCVD）；③分子束外延：在超高真空下（约10−8Pa），一个或多个热原子或热分子束在晶体表面反应的外延技术；优点：（1）MBE能够非常精准地控制化学组成和掺杂浓度粉分布；（2）能够制作厚度只有原子层量级的单晶多层结构。

集成电路技术集成电路工艺原理试卷(练习题库)(2023版)

集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。

2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。

3、晶圆的英文是（），其常用的材料是（）和（）。

4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。

5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。

6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。

7、CZ直拉法的目的是（）。

8、影响CZ直拉法的两个主要参数是O和（）。

9、晶圆制备中的整型处理包括（）、（）和（）。

10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。

77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。

78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。

79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。

81、溅射是个化学过程，而非物理过程。

82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。

83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。

84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。

85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。

86、电机电流终点检测不适合用作层间介质的化学机械平坦化。

87、在CMP为零的转换器。

133、CD是指硅片上的最小特征尺寸。

134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。

简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。

136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。

137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。

半导体集成电路复习

填空，判断，简答，计算一、填空题1.用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。

1．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。

2．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。

3．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。

4．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。

5．目前常用的CVD系统有：（APCVD ）、（LPCVD ）和（PECVD ）。

6．缩略语PECVD、LPCVD、HDPCVD和APCVD的中文名称分别是（等离子体增强化学气相淀积）、（低压化学气相淀积）、高密度等离子体化学气相淀积、和（常压化学气相淀积）。

7．化学气相淀积是通过（气体混合）的化学反应在硅片表面淀积一层（固体膜）的工艺。

硅片表面及其邻近的区域被（加热）来向反应系统提供附加的能量。

8．在半导体制造业中，最早的互连金属是（铝），在硅片制造业中最普通的互连金属是（铝），即将取代它的金属材料是（铜）。

9．写出三种半导体制造业的金属和合金（Al ）、（Cu ）和（铝铜合金）。

10．硅片平坦化的四种类型分别是（平滑）、部分平坦化、（局部平坦化）和（全局平坦化）。

11．光刻包括两种基本的工艺类型：负性光刻和（正性光刻），两者的主要区别是所用光刻胶的种类不同，前者是（负性光刻胶），后者是（正性光刻胶）。

12．刻蚀是用（化学方法）或（物理方法）有选择地从硅片表面去除不需要材料的工艺过程，其基本目标是（在涂胶的硅片上正确地复制掩膜图形）。

13．集成电路制造中掺杂类工艺有（热扩散掺杂）和（离子注入）两种，其中（离子注入）是最重要的掺杂方法。

14．杂质在硅晶体中的扩散机制主要有两种，分别是（间隙式扩散机制）扩散和（替代式扩散机制）扩散。

半导体工艺技术复习题

CK0712半导体工艺技术复习指导考试时间：11月23日（13周周一）下午2:30-5:00, 东九楼B403考试范围：《半导体制造基础》、讲义、作业题考试题型：名词解释、选择、简答、问答考试请携带：钢笔或圆珠笔、铅笔、尺、计算器、橡皮几点注意：1.重点掌握各章节的器件或工艺原理2.公式需记忆，但不超过作业题的范围；以下为复习要点：★首先，各章布置的习题要会做，所有习题都是考试范围。

第一章绪论1.简单叙述微电子学对人类社会的作用2.解释微电子学、集成电路的概念3.列举出你见到的、想到的不同类型的集成电路及其主要作用第二章半导体及其基本特性1.半导体、N型半导体、P型半导体、本征半导体、非本征半导体2.载流子、电子、空穴、平衡载流子、非平衡载流子、过剩载流子3.能带、导带、价带、禁带4.掺杂、正掺杂、负掺杂、施主、受主5.输运、漂移、扩散、产生、复合第三章半导体器件1.描述二极管的工作机理2.描述双极晶体管的工作机理3.描述MOSFET的工作原理第四章集成电路制造工艺概述1. 集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用第五章晶体生长1.简述晶圆制造过程。

2.简述CZ（直拉法）生长单晶硅的过程。

3.简述悬浮区熔法（区熔法)的原理4.晶圆切割时的主标志面和次标志面指什么，有何作用？5.识别晶圆标志面。

第六章硅氧化1.硅热氧化的基本模型2.生长氧化层的两个阶段：线性阶段和抛物线阶段3.叙述干氧氧化和湿氧氧化的工艺过程和优缺点。

4.氧化层厚度表征方法第七章光刻1.光刻刻蚀光刻胶（光致抗蚀剂）正光刻胶负光刻胶反应离子刻蚀2.超净间分级3.光刻的最小线宽（临界尺寸）、分辨率、聚焦深度等主要参数的含义与计算4.掩膜材料及制作方法。

5.光刻胶（光致抗蚀剂）的主要成分及它们的作用。

6.描述正性和负性光刻胶在曝光过程中的变化。

7.遮蔽式曝光、接触式曝光、接近式曝光、投影式曝光8.紫外光谱的大致范围是？紫外光曝光光源的种类。

集成电路工艺期中复习

绪论：基本概念：微电子：●微电子学是一门综合性很强的边缘学科涉及了固体物理学、量子力学、热力学与统计物理学、材料科学、电子线路、信号处理、计算机辅助设计、测试与加工、图论、化学等多个学科●微电子学是一门发展极为迅速的学科，高集成度、低功耗、高性能、高可靠性是微电子学发展的方向●微电子学的渗透性极强，它可以是与其他学科结合而诞生出一系列新的交叉学科，例如微机电系统(MEMS)、生物芯片等⏹微电子学——微型电子学⏹核心——集成电路集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。

集成度：每块集成电路芯片中包含的元器件数目。

集成电路分类：按器件结构类型分类：⏹双极集成电路：主要由双极晶体管构成❑NPN型双极集成电路❑PNP型双极集成电路⏹金属-氧化物-半导体(MOS)集成电路：主要由MOS晶体管(单极晶体管)构成❑NMOS❑PMOS❑CMOS(互补MOS)⏹双极-MOS(BiMOS)集成电路：同时包括双极和MOS晶体管的集成电路为BiMOS集成电路，综合了双极和MOS器件两者的优点，但制作工艺复杂按集成电路规模分类：⏹小规模集成电路(Small Scale IC，SSI)⏹中规模集成电路(Medium Scale IC，MSI)⏹大规模集成电路(Large Scale IC，LSI)⏹超大规模集成电路(Very Large Scale IC，VLSI)⏹特大规模集成电路(Ultra Large Scale IC，ULSI)⏹巨大规模集成电路(Gigantic Scale IC，GSI）第一章半导体材料的主要特点：1.电阻率ρ:电阻率可在很大范围内变化 2.负电阻温度系数： 3.整流效应 4.光电导效应 5. 光生伏特效应硅的晶体结构：金刚石结构硅单晶材料的加工制造过程：(一) 单晶硅的切割1 切断：目的是切除单晶硅棒的头部、尾部及超出客户规格的部分，将单晶硅棒分段成切片设备可以处理的长度2 直径滚磨：把不均匀的直径变得均匀一致3 晶体定向定面、电导率和电阻率的检查1）检查是否得到所需要的晶向晶面2）检查半导体被掺杂后的电导率，以保证掺杂类型的正确。

半导体工艺及芯片制造复习资料简答题与答案

半导体工艺及芯片制造复习资料简答题与答案第一章、半导体产业介绍1 .什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？（15分）集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。

集成电路芯片/元件数无集成1 小规模（SSI ）2到50 中规模（MSI ）50到5000 大规模（LSI ）5000到10万超大规模（VLSI ） 10万至U100万甚大规模（ULSI ）大于100万产业周期1960年前 20世纪60年代前期 20世纪60年代到70年代前期 20世纪70年代前期到后期 20世纪70年代后期到80年代后期 20世纪90年代后期到现在2 .写出IC 制造的5个步骤？（15分）Wafer preparation （硅片准备）Wafer fabrication （硅片制造）Wafer test/sort （硅片测试和拣选）Assembly and packaging （装配和封装）Final test （终测）3 .写出半导体产业发展方向？什么是摩尔定律？（15分）发展方向：提高芯片性能一提升速度（关键尺寸降低，集成度提高，研发采用新材料），降低功耗。

提高芯片可靠性一严格控制污染。

降低成本——线宽降低、晶片直径增加。

摩尔定律指：IC 的集成度将每隔一年翻一番。

1975年被修改为：IC 的集成度将每隔一年半翻一番。

4 .什么是特征尺寸CD ？（10分）最小特征尺寸，称为关键尺寸（Critical Dimension, CD ） CD 常用于衡量工艺难易的标志。

5.什么是 More moore 定律和 More than Moore 定律？（10 分）“More Moore”指的是芯片特征尺寸的不断缩小。

从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小。

与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。

半导体制造工艺期末考试重点复习资料

半导体制造工艺期末考试重点复习资料1、三种重要的微波器件：转移型电子晶体管、碰撞电离雪崩渡越时间二极管、MESFET。

2、晶锭获得均匀的掺杂分布：较高拉晶速率和较低旋转速率、不断向熔融液中加高纯度多晶硅，维持熔融液初始掺杂浓度不变。

3、砷化镓单晶：p型半导体掺杂材料镉和锌，n型是硒、硅和锑硅：p型掺杂材料是硼，n型是磷。

4、切割决定晶片参数：晶面结晶方向、晶片厚度（晶片直径决定）、晶面倾斜度（从晶片一端到另一端厚度差异）、晶片弯曲度（晶片中心到晶片边缘的弯曲程度）。

5、晶体缺陷：点缺陷（替位杂质、填隙杂质、空位、Frenkel，研究杂质扩散和氧化工艺）、线缺陷或位错（刃型位错和螺位错，金属易在线缺陷处析出）、面缺陷（孪晶、晶粒间界和堆垛层错，晶格大面积不连续，出现在晶体生长时）、体缺陷（杂质和掺杂原子淀积形成，由于晶体固有杂质溶解度造成）。

6、最大面为主磨面，与<110>晶向垂直，其次为次磨面，指示晶向和导电类型。

7、半导体氧化方法：热氧化法、电化学阳极氧化法、等离子化学汽相淀积法。

8、晶体区别于非晶体结构：晶体结构是周期性结构，在许多分子间延展，非晶体结构完全不是周期性结构。

9、平衡浓度与在氧化物表面附近的氧化剂分压值成正比。

在1000℃和1个大气压下，干氧的浓度C0是5.2x10^16分子数/cm^3，湿氧的C0是3x10^19分子数/cm^3。

10、当表面反应时限制生长速率的主要因素时，氧化层厚度随时间呈线性变化X=B(t+)/A线性区（干氧氧化与湿氧氧化激活能为2eV,）；氧化层变厚时，氧化剂必须通过氧化层扩散，在二氧化硅界面与硅发生反应，并受扩散过程影响，氧化层厚度与氧化时间的平方根成正比，生长速率为抛物线X^2=B(t+)抛物线区（干氧氧化激活能是1.24Ev,湿氧氧化是0.71eV）。

11、线性速率常数与晶体取向有关，因为速率常数与氧原子进入硅中的结合速率和硅原子表面化学键有关；抛物线速率常数与晶体取向无关，因为它量度的是氧化剂穿过一层无序的非晶二氧化硅的过程。

半导体集成电路复习题及答案

半导体集成电路复习题及答案第8章动态逻辑电路填空题对于⼀般的动态逻辑电路，逻辑部分由输出低电平的⽹组成，输出信号与电源之间插⼊了栅控制1、极为时钟信号的 ,逻辑⽹与地之间插⼊了栅控制极为时钟信号的。

【答案：NMOS, PMOS, NOMS】对于⼀个级联的多⽶诺逻辑电路，在评估阶段：对PDN⽹只允许有跳变，对 PUN⽹只允许有跳变，2、PDN与PDN相连或PUN与PUN相连时中间应接⼊。

【答案：】解答题从逻辑功能，电路规模，速度3⽅⾯分析下⾯2电路的相同点和不同点。

从⽽说明CMOS动态组合逻辑1、电路的特点。

【答案：】图A是CMOS静态逻辑电路。

图B是CMOS动态逻辑电路。

2电路完成的均是NAND的逻辑功能。

图B的逻辑部分电路使⽤了2个MOS管，图A使⽤了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的⼀半。

图B的逻辑功能部分全部使⽤NMOS管，图A即使⽤NMOS也使⽤PMOS，由于NMOS的速度⾼于PMOS，说明动态组合逻辑电路的速度⾼于静态电路。

2、分析下⾯的电路，指出它完成的逻辑功能，说明它和⼀般动态组合逻辑电路的不同,说明其特点。

【答案：】该电路可以完成OUT=AB的与逻辑。

与⼀般动态组合逻辑电路相⽐，它增加了⼀个MOS管M kp,这个MOS 管起到了电荷保持电路的作⽤，解决了⼀般动态组合逻辑电路存在的电荷泄漏的问题。

3、分析下列电路的⼯作原理，画出输出端OUT的波形。

【答案：】答案：4、结合下⾯电路，说明动态组合逻辑电路的⼯作原理。

【答案：】动态组合逻辑电路由输出信号与电源之间插⼊的时钟信号PMOS,NMOS逻辑⽹和逻辑⽹与地之间插⼊的时钟信号NMOS组成。

当时钟信号为低电平时，PMOS导通，OUT被拉置⾼电平。

此时电路处于预充电阶段。

当时钟信号为低电平时，PMOS截⾄，电路与V DD的直接通路被切断。

这时NOMS导通，当逻辑⽹处于特定逻辑时，电路输出OUT被接到地，输出低电平。

集成电路工艺原理（期末复习资料）

集成电路⼯艺原理（期末复习资料）第⼀章概述1、集成电路：通过⼀系列特定的加⼯⼯艺，将晶体管、⼆极管等有源器件和电阻、电容等⽆源器件，按照⼀定的电路互连，“集成”在⼀块半导体单晶⽚（如Si、GaAs）上，封装在⼀个内，执⾏特定电路或系统功能。

2、特征尺⼨：集成电路中半导体器件能够加⼯的最⼩尺⼨。

它是衡量集成电路设计和制造⽔平的重要尺度，越⼩，芯⽚的集成度越⾼，速度越快，性能越好3、摩尔定律：芯⽚上所集成的晶体管的数⽬，每隔18个⽉就翻⼀番。

4、High-K材料：⾼介电常数，取代SiO2作栅介质，降低漏电。

Low-K 材料：低介电常数，减少铜互连导线间的电容，提⾼信号速度5、功能多样化的“More Than Moore”：指的是⽤各种⽅法给最终⽤户提供附加价值，不⼀定要缩⼩特征尺⼨，如从系统组件级向3D集成或精确的封装级(SiP)或芯⽚级(SoC)转移。

6、IC企业的分类：通⽤电路⽣产⼚；集成器件制造；Foundry⼚；Fabless：IC设计公司；第⼆章：硅和硅⽚的制备7、单晶硅结构：晶胞重复的单晶结构能够制作⼯艺和器件特性所要求的电学和机械性能8、CZ法⽣长单晶硅：把熔化的半导体级硅液体变成有正确晶向，并且被掺杂成n或p型的固体硅锭；9、直拉法⽬的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引⼊；其关键参数：拉伸速率和晶体旋转速度10、区熔法特点：纯度⾼，含氧低；晶圆直径⼩。

第三章集成电路制造⼯艺概况11、亚微⽶CMOS IC 制造⼚典型的硅⽚流程模型第四章氧化12、热⽣长：在⾼温环境⾥，通过外部供给⾼纯氧⽓使之与硅衬底反应，得到⼀层热⽣长的SiO2 。

13、淀积：通过外部供给的氧⽓和硅源，使它们在腔体中⽅应，从⽽在硅⽚表⾯形成⼀层薄膜。

14、⼲氧：Si（固）＋O2（⽓）－> SiO2(固)：氧化速度慢，氧化层⼲燥、致密，均匀性、重复性好，与光刻胶的粘附性好.⽔汽氧化：Si （固）＋H2O （⽔汽）－>SiO2（固）+ H2 （⽓）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。

集成电路制造工艺客观题复习含答案精选全文

可编辑修改精选全文完整版集成电路制造工艺客观题复习含答案化学汽相淀积的英文缩写是（）。

[单选题]A.VPEB.CVD(正确答案)C.PVDSERPVD是指（）。

[单选题]A.物理汽相淀积(正确答案)B.等离子体C.汽相外延D.二氧化硅LPCVD的气压控制在（）范围。

[单选题]A.10~100torrB.1~100torrC.0.01~1torr(正确答案)D.0.001~1torr低压化学汽相淀积的缩略语是（）。

[单选题]A.APCVDB.LPCVD(正确答案)C.PECVDD.LCVD常压化学汽相淀积的缩略语是（）。

[单选题]A.APCVD(正确答案)B.LPCVDC.PECVDD.LCVD等离子体增强化学汽相淀积的缩略语是（）。

[单选题]A.APCVDB.LPCVDC.PEPVD(正确答案)D.LCVD激光诱导化学汽相淀积的缩略语是（）。

[单选题]A.APCVDB.LPCVDC.PEPVDD.LCVD(正确答案)CVD的过程是（）。

[单选题]A.排出-反应-扩散B.转移-介吸-反应-扩散C.输送-扩散-吸附-反应-介吸-转移-排出(正确答案)D.反应-吸附-转移VPE是指（）。

[单选题]A.低压外延B.离子注入C.等离子体D.汽相外延(正确答案)物理汽相淀积的英文缩写是（）。

[单选题]A.VPEB.CVDC.PVD(正确答案)SERPVD是指（）。

[单选题]A.物理汽相淀积(正确答案)B.等离子体C.汽相外延D.二氧化硅Ti.Ta.Al.Cu.Pt对应的物质分别是（）。

[单选题]A.钛.钽.铜.铝.铂B.钛.钽.铝.铜.铂(正确答案)C.钛.钽.铝.铜.金D.钛.钽.铝.铜.银蒸镀的过程为（）。

[单选题]A.蒸发—气相质量输运—淀积成膜(正确答案)B.离化—气相质量输运—淀积成膜C.蒸发—离化—淀积成膜D.离化—挥发—淀积成膜薄膜对应的英文是（）。

[单选题]A.siliconB.polyC.substrateD.film(正确答案)蒸发和溅射对应的英文是（）。

集成电路工艺总复习

离子注入参数
注入剂量φ 注入剂量φ是样品表面单位面积注入的离子总数。单位：离子每平方厘米其中I为束流，单位是库仑每秒（安培） t为注入时间，单位是秒 q为电子电荷，等于1.6×10－19库仑 n为每个离子的电荷数 A为注入面积，单位为cm2 —束斑

注入能量离子注入的能量用电子电荷与电势差的乘积来表示。单位：千电子伏特KEV
氧化物生长速率

氧化层生长第一阶段（≤150Å ）线性：
氧化层生长第二阶段（＞ 150Å）
抛物线生长阶段：其中X为氧化层厚度 B/A为线性速率系数、B为抛物线速率系数 t为生长时间 B/A和B与温度、氧化剂浓度，反应室压力等因素有关。

影响二氧化硅生长的因素

集成电路工艺
总复习
考试方式
1、闭卷 2、成绩构成：

平时成绩（到课率、交作业）占30％
期末考试70％
第一章：绪论

本章主要内容
§1.1 半导体产业介绍（书中第1章）
§1.3 硅和硅片制备（书中第4章）

几个时间节点重大发明
1947年发明固体晶体管（肖克莱、巴丁、布
拉顿）

1957年第一个硅平面晶体管诞生
J为扩散粒子流密度、定义为单位时间通过单位面积的粒子数，C是扩散粒子的浓度，D为扩散系数是表征杂质扩散快慢的系数。非克第一定律表达了扩散的本质即浓度差越大，温度越高，扩散就越快。

常用扩散杂质
形成P型硅的杂质：B、Ga、Al（Ⅲ族元素）

形成N型硅的杂质：P、As、Sb（Ⅴ族元素）
IC制造中常用的杂质： B、 P、As、Sb

半导体集成电路复习资料

3.P16
4.在集成电路的工艺中，PNP管都是在与NPN管制造工艺兼容的情况下制造的，故其β小、fT低。但由于使用了PNP管，电路的性能得到了很大的改善。PNP管主要有两大类：横向PNP管和衬底PNP管。
5.在集成电路中的二极管,多数是通过对集成晶体管的不同接法而形成的,不用增加工序,且可灵活的采用不同的接法得到电参数不同的二极管;也可以利用单独的一个硼扩散结形成二极管.
8.所有MOS集成电路中都存在一些不希望有的寄生双极型晶体管和寄生MOS管，若这些寄生晶体管导通，就会引起不少麻烦。
9. 在P阱CMOS电路中，以N型衬底为基区，P型重参杂区为源区或漏区，N型衬底为集电区形成一个PNP寄生三极管；P阱为基区，N+源区或漏区委发射区，N型衬底为集电区又形成另一个NPN三极管。图中RS、RW分别为衬底和阱的电阻。
14.集成电路中常用的无源元件是电阻、电容，它们的最大优点是元件间的匹配及温度跟踪较好；集成电阻和电容的缺点：1、精度低，绝对误差大；2、温度系数较大；3、可制作的范围有限，不能太大，也不能太小；4、占用芯片面积大，成本高。
15. 电阻器的宽度和长度。
16.
17.集成电路内联线有：铝连线、扩散区连线、多晶硅连线、铜连线、交叉连线。铝连线主要用于传输电流密度大的地方成良好的欧姆接触，易于加工，合金温度低）；扩散区连线：在MOS集成电路中，将相应的MOS管的源或漏区加以延伸而成，它将使PN结电容增加。
1.IC根据其有源器件导电沟道的不同，可分为PMOS集成电路,NMOS集成电路,CMOS集成电路。(其中又可各自分为增强型的和耗尽型的)MOS IC根据栅电极的不同分为：铝栅工艺和硅栅工艺。
2.CMOS IC 具有低静态功耗、宽电源电压范围、宽输出电压幅度、高速度、高密度，可和NMOS IC 一样与TTL电路兼容。CMOS电路又可分为：P阱CMOS、N阱CMOS、双阱CMOS。

.半导体集成电路重点整理

一)双极型半导体制造工艺:衬底选择;第一次光刻;外延层淀积;第二次光刻—P+隔离扩散孔光刻;第三次光刻—P型基区扩散孔光刻;第四次光刻—N+发射区扩散孔光刻,n集电极接触孔光刻;第五次光刻—引线接触孔光刻;第六次光刻—金属化内连线光刻二)P阱硅栅CMOS工艺:光1一阱区光刻,刻出阱区注人孔;阱区注人及推进,形成阱区;去除SiO2,长薄氧,长si3n4;光2一有源区光刻,刻出P管、N管的源、漏和栅区;光3—N 管场区光刻,刻出N管场区注人孔,N管场区注人,以提高场开启,减少闩锁效应及改善阱的接触;长场氧,漂去Si02及Si3N4,然后长栅氧;光4一P管区光刻(可用光1的负版),P管区注入,调节PMOS管的开启电压．然后长多晶硅;光5一多晶硅光刻,形成多晶硅栅及多晶硅电阻;光6一P+区光刻,刻去P管区上的胶;P+区注入,形成PMOS管的源、漏区及P+保护环;光7一N+区光刻,刻去N+区上的胶(可用光6的负版)N+区注入,形成NMOS管的源、漏区及N+保护环;长PSG;光8一引线孔光刻.可在生长磷硅玻璃后先开一次孔,然后在磷硅玻璃回流及结注入推进后再开第二次孔;光9—铝引线光刻,光10压焊块光刻三)闩锁效应CMOS管结构中存在PNPN四层结构所形成的寄生可控硅造成的自锁效应.它会导致电路功能混乱,或VDD和VSS短路,使晶片损毁. 闩锁条件:外界因素使两个寄生三极管的EB 结处于正向偏置;两个寄生三极管的电流放大倍数βnpnβpnp>1;电源所提供的最大电流大于寄生可控硅导通所需要的维持电流Ih消除闩锁:消除自锁现象的版图设计,减小电阻Rs和Rw,降低寄生三极管的电流放大倍数βnpnβpnp,可有效地提高抗自锁的能力;消除自锁现象的工艺考虑,要注意扩散浓度的控制,对于横向寄生PNP管,保护环是其基区的一部分,施以重掺杂可降低PNP管的βpnp,对于纵向寄生NPN管,工艺上降低其βnpn 有效的办法是采用深阱扩散,来增加基区宽度.其他措施,注意电源跳动,防止寄生三极管的EB结正偏,电源限流.四)六管单元与非门:工作原理:Vi=Voh,T1反向,T2饱和,T5、T6饱和,Vb3=Vces2+Vbe5=0.8V,T3正向,T4截止,Vo=Vol=Vces5,Vi=Vol,T1饱和,T2截止,T5、T6截止T3饱和T4正向,Vo=Voh=3.6V各管作用:T1多发射极,在电路中由低电平转为高电平时,可反抽T2基区过剩少子,使tpd 减小;T3、T4组成达林顿管作为高电平输出级,Vbe4起电平位移作用,由于Vcb4=Vce3>0,故T4不进入饱和,存储电荷大大减少,与R构成泄放回路减小tpd;由于Rb存在,使T6晚于T5进入饱和,且T6分流作用使T5为浅饱和,从而提高了速度,Rb、Rc、T6构成的泄放网络提高了抗干扰能力及速度五)TTl与STTL的区别:用肖特基势垒二极管(SBD管D1,D2)代替多发射极晶体管T1,作为输入管;将T4管的基极泄放电阻R4由接地改为接输出端Vo,并加上SBD管D5和D6.六)影响门的电气和物理结构设计的因素:MOS管的串并联、衬偏调制效应、源漏电容和电荷的再分配等七)存储器:按特性分为挥发性和非挥发性,挥发性一般指随机存取存储器(RAM),RAM 分为SRAM(静态随机存取存储器)和DRAM(动态)和PSRAM(伪静态).非挥发性存储器分为ROM和Flash,只读存储器简称ROM,分为掩模编程ROM和现场可编程ROM.现场可编程ROM分为PROM(可编程ROM),EPROM(可擦除可编程ROM)EEPROM(电可擦除可编程ROM).10①若G=1>TG1反向>TG2饱和>VG1=0.1V>Vb3=0.8V>T3正向T4截止;T1饱和>T2截止>T5T6截止V0=Z;②若G=0>TG1饱和>TG2截止;AB=1>T1反向>T2饱和,T5T6饱和,Vb3=Vbes5+Vces2=0.8V>T3正向,T4截止>Vo=Vol;AB=0则T1饱和>T2截止>T5T6截止>T3饱和T4正向,Vo=Voh;Vo=G*AB+GZ11❶若A=0B=0则T1T4T5饱和>T2T3T6截止>T7饱和>T10T11饱和>Vb8=Vbes11+Vces7=0.8v>T8正向T9截止Q=VoL❷若A=0,B=1>T4T5饱和,T1反向>T2饱和,T3T6截止>Vb7=Vbf1+Vces2=0.8V>T7T10T11截止>T8饱和,T9正向V0=voh=Q;若A=1B=0>T4反向,T5饱和,T1饱和>T3饱和,T2T6截止>Vb7=Vbf1+Vces3=0.8V>T7T10T11截止>T8饱和,T9正向,Q=Voh;若A=1,B=1>T4T5T1反向>T3T2T6饱和>Vb7=0.8V,T10T11饱和>Vb11=0.7V,T7截止>Vb8=0.7+0.1=0.8V,T8正向,T9截止>Q=VoL,Q=AB+AB12 A)ABC=1,T1反向>T2饱和>T3饱和,Vb4=Vces3=0.1v>T4T5截止,T6饱和,T7正向,L=VoH;ABC=0>T1饱和>T2截止,T3截止,T4T5饱和>Vb6=Vbes5+Vces4=0.7+0.1=0.8v>T6正向,T7截止,L=Vol;L=ABC;b)A=0,B=0,T1T2饱和,T3T4截止>T5截止,T6饱和,T7正向>L=VoH;A=0,B=1,T1饱和,T2反向,T3截止,T4饱和,T5饱和>Vb6=Vces4+Vbes5=0.8v>T6正向,T7截止>L=VoL;A=1,B=0,T2饱和,T1反向,T4截止,T3饱和,T5饱和>Vb6=Vces3+Vbes5=0.8v>T6正向,T7截止>L=VoL;A=1,B=1,T2T1反向>T4T3饱和>T5饱和>Vb6=Vces3+Vbes5=0.8v>T6正向,T7截止>L=VoL,L=A+B15(1)A=0,B=0时>T1,T2饱和>T3,T4截至>T5,T8截至>T6饱和,T7正向>Y=Voh;(2)A=0,B=1时，T1饱和,T2反向>T3截至,T4饱和>T5,T8饱和Vb6=Vces4+Vbes8=0.8v>T6正向>T7截至>Y=Vol;(3)A=1,B=0时，T1反向，T2饱和>T3饱和,t4截至>t5,t8饱和Vb=Vces3+Vbes8=0.8v>t6正向>t7截至>t7截至>Y=Yol;(4)A=1,B=1时,t1,t2反向>t3,t4饱和>t5,t8饱和;Vb6=Vces3+Vbes8=0.8v>t6饱和>t7截至>Y=Vol;ABY;001;010;100;110;Y=A+B;(b)（1）A=0,B=0,T1,T2饱和>T3,T4截至>T6饱和>T5,T9饱和.(2)A=0,B=1时，T1饱和，T2反向>T3截至，T4饱和>Vb6=Vces4+VDf=0.8v>T6截至>T5T9截至>T7饱和>T8饱和Y=Voh;(3)A=1,B=0时，T1反向，T2饱和>T3饱和，t4截至>t5,Vb6=Vces3+VDf=0.8v>t6截至>t5t9截至>t7饱和t8正向Y=Yoh;(4)A=1,B=1时，t1,t2反向>t3,t4饱和>Vb6=Vces3+VDf=0.8v>t6截至>t6.t9截至t7饱和t8正向>Y=Voh;ABY;000;011;101;111;Y=A+B。

半导体工艺期中复习

半导体工艺期中复习半导体制造工艺期中复习重点第一章为绪论1.集成电路：通过一系列特定的平面制造工艺，将晶体管、二极管等有源器件和电阻、电电容和其他无源元件，根据一定的电路互连关系，“集成”在单个半导体芯片上，封装在保护壳中，可以执行具有特定功能的复杂电子系统。

（p1）2.半导体工艺实质：重复清洗、氧化、化学气相淀积、金属化、光刻、刻蚀、掺杂和平坦改变（p1）3.集成电路电阻的结构：金属膜电阻、掺杂的多晶硅电阻、杂质扩散到衬底的特定区域电反对（p3）4.集成电路的电容结构：（平面型电容）金属膜电容、掺杂的多晶硅电容、杂质扩散到衬底部的比表面积电容。

（p4）5.半导体集成电路制造：硅片（晶圆）的制备、掩膜版的制作、硅片的制造及元器件的封收拾（P11）图1-206.集成电路发展趋势：a提高芯片性能b提高芯片的可靠性c降低芯片的成本（p13）7.特征尺寸:l构成芯片的物理尺寸特征，也是电路的几何尺寸。

硅片上的最小特征尺寸被它被称为关键维度Live CD。

（CD代表制造商的制造水平和制造能力。

P14）8集成电路和各种半导体制造材料：硅、锗、砷化镓和其他单晶（P14）9.一个给定的电阻率，n型掺杂的浓度地低于p型的浓度，是因为移动的一个电子比移动一个洞需要更少的能量。

硅的电阻率随掺杂浓度的变化如图1-24所示。

（第16页）10。

多晶硅向单晶硅的转化：直拉法和区域熔化法（直拉法：单晶硅的生长是半导体多晶硅的熔化硅变成有正确晶向并被掺杂成n型或p型的固体硅淀。

p17）11.原理书本p18图1-3复习晶元晶向12.硅片的杂质含量低于百万分之一、十亿分之一（ppb）和万亿分之一（PPT）P2013.所有的气体都要求有极高的纯度，通用气体纯度要控制在99.99999%（7个9）以上，特气体含量超过99.99%（49）。

（第21页）14.净化间沾污5大类型：颗粒、金属杂质、有机物沾污、自然氧化层和静电释放。

p2315.净化间污染源：空气、人、厂房、水、工艺用化学品、工艺气体和生产设备。

集成电路工艺基础复习题

集成电路工艺基础氧化1、SiO 2的特性和作用2、SiO 2 的结构分为哪两种3、什么是桥键氧和非桥键氧4、在无定形的SiO2中，Si 、O 那个运动能力强，为什么？5、热氧化法生长SiO2过程中，氧化生长的方向是什么？6、SiO 2只与什么酸、碱发生反应？7、杂质在S iO 2中的存在形式。

8、水汽对SiO 2网络的影响。

9、选用SiO 2作为掩蔽的原因。

是否可以作为任何杂质的掩蔽材料？为什么？10、制备SiO 2有哪几种方法？11、什么是Si 的热氧化法？热生长SiO 2的特点。

12、生长一个单位厚度的SiO 2需要消耗多少单位的S i ？13、热氧化分为哪几种方法？各自的特点是什么？14、实际生产中选用哪种生长方法制备较厚的SiO 2层？15、分析Si 的热氧化的两种极限情况。

16、热氧化速率受氧化剂在SiO 2的扩散系数和与Si 的反应速度中较快还是较慢的影响？17、SiO 2生长厚度与时间的关系18、氧化剂分压、温度对氧化速度的影响。

19、Si 表面晶向对氧化速率的影响。

20、什么是硅氧化时杂质的分凝现象？21、纳和氯对氧化的影响当氧化层中如果含有高浓度钠时，则线性和抛物型氧化速率都明显变大；在干氧氧化的气氛中加氯，氧化速率常数明显变大。

22、SiO 2和Si-SiO 2界面中的四种类型电荷，解释可动离子电荷的主要存在形式和危害。

扩散1、什么是扩散？扩散有哪几种形式？2、什么是间隙式杂质？什么是替位式杂质？3、为什么替位式杂质的运动相比间隙式杂质运动更为困难？4、菲克第一定律、菲克第二定律、扩散系数) 1 4 / 1 ( 2 2 - + = B A x o t + τ A )/exp(kT E D D o∆-=5、扩散的两种经典模型，各自的边界条件和初始条件6、恒定源扩散的杂质浓度服从什么分布，其缺点？7、有限表面源扩散杂质浓度服从什么分布？任何时刻的表面浓度是什么？8、为什么要用两步扩散法？9、解释为什么在氧化层下方扩散能力得到加强？10、什么是发射区推进效应？11、什么是二维扩散？对器件有何影响？离子注入1、离子注入的主要特点。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

第一次作业：1，集成时代以什么来划分？列出每个时代的时间段及大致的集成规模。

答：类别时间数字集成电路模拟集成电路 MOS IC 双极ICSSI 1960s前期MSI 1960s~1970s 100～500 30～100LSI 1970s 500～2000 100～300 VLSI 1970s后期~1980s后期 >2000 >300 ULSI 1980s后期~1990s后期GSI 1990s后期~20世纪初SoC 20世纪以后2，什么是芯片的集成度？它最主要受什么因素的影响？答：集成度：单个芯片上集成的元件（管子）数。

受芯片的关键尺寸的影响。

3，说明硅片与芯片的主要区别。

答：硅片是指由单晶生长，滚圆，切片及抛光等工序制成的硅圆薄片，是制造芯片的原料，用来提供加工芯片的基础材料；芯片是指在衬底上经多个工艺步骤加工出来的，最终具有永久可是图形并具有一定功能的单个集成电路硅片。

4，列出集成电路制造的五个主要步骤，并简要描述每一个步骤的主要功能。

答：晶圆(硅片)制备(Wafer Preparation)；硅(芯）片制造(Wafer Fabrication)：在硅片上生产出永久刻蚀在硅片上的一整套集成电路。

硅片测试/拣选(Die Test/Sort)：单个芯片的探测和电学测试，选择出可用的芯片。

装配与封装(Assembly and Packaging)：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。

成品测试与分析（或终测） (Final Test)：对封装后的芯片进行测试，以确定是否满足电学和特性参数要求。

5，说明封装的主要作用。

对封装的主要要求是什么。

答：封装的作用：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。

主要要求：电气要求：引线应当具有低的电阻、电容和电感。

机械特性和热特性：散热率应当越高越好;机械特性是指机械可靠性和长期可靠性。

低成本：成本是必须要考虑的比较重要的因素之一。

6，什么是芯片的关键尺寸？这种尺寸为何重要？自半导体制造业开始以来，芯片的关键尺寸是如何变化的？他对芯片上其他特征尺寸的影响是什么？答：芯片上器件的物理尺寸被称为特征尺寸；芯片上的最小的特征尺寸被称为关键尺寸，且被作为定义制造工艺水平的标准。

为何重要：他代表了工艺上能加工的最小尺寸，决定了芯片上的其他特征尺寸，从而决定了芯片的面积和芯片的集成度，并对芯片的性能有决定性的影响，故被定义为制造工艺水平的标准。

如何变化：芯片的关键尺寸不断缩小。

影响：其他特征尺寸随关键尺寸按比例缩小，包括横向加工尺寸和纵向加工尺寸。

7，列出当前封装中将芯片固定在基座上所采用的主要互连技术。

答：导线压焊；载带自动压焊；倒装焊8，列出半导体工艺史上的几个主要工艺，并说明当前的主流工艺是什么，以及该工艺的主要优点。

答：主要的半导体工艺：1960s，Bipolar (双极型) IC工艺；1970s，NMOS E/D (增强/耗尽型)工艺；1980s，CMOS 工艺；1990s，BiCMOS 工艺, 砷化镓工艺。

主流工艺：CMOS工艺。

主要优点：集成密度高而功耗低。

9，试是说明芯片集成率的含义，且说明对特定的工艺而言影响芯片成品率的主要因素是什么及为什么。

答：成品率：一个圆片上合格的芯片数占总芯片数的百分比。

主要因素：面积。

芯片成本= f （芯片面积 )即：面积是衡量芯片成本的基本指标。

10，BiCMOS工艺的主要技术特点是什么？由此所带来的主要优点是什么？答：BiCMOS工艺是把双极器件和CMOS器件同时制作在同一芯片上。

它综合了双极器件的高速度、高跨导、强负载驱动能力和CMOS器件的高集成度、低功耗和抗干扰能力强的优点，给高速度、高集成度、高性能的VLSI的发展开辟了一条新路。

第二次作业：1，芯片制造的重要基础是什么？答：芯片的加工环境：是指集成电路（或微电子）产品在加工过程中所接触的除衬底材料、加工设备、能源及加工技术之外的一切物质，包括空气、水、化学试剂、加工所用的各种气体及人员等。

衬底材料：集成电路和各种半导体器件制造中所用的基底材料。

2，芯片加工环境指什么？半导体产业如何控制芯片制造过程中加工环境的沾污？答：芯片的加工环境：是指集成电路（或微电子）产品在加工过程中所接触的除衬底材料、加工设备、能源及加工技术之外的一切物质，包括空气、水、化学试剂、加工所用的各种气体及人员等。

三道防线:净化环境（clean room）：包括空气的净化，人员的净化控制及工艺用水和化学品的净化。

硅片清洗（wafer cleaning）：清楚硅片上的污染物（包括有机物和光刻胶）。

吸杂（gettering）：把硅片中的重金属离子和碱金属离子从有源区引到不重要的区域。

3，给出半导体制造中沾污及致命缺陷的定义。

答：沾污：是指半导体制造过程中引入到半导体硅片上的任何危害芯片成品率及电学性能的不希望有的物质。

致命缺陷：是指导致硅片上的芯片无法通过电学测试的缺陷。

4，说明五类净化间的沾污。

答：净化间沾污的主要类型：颗粒；金属杂质；有机物沾污；自然氧化层；静电释放(ESD) 5，解释什么是静电释放，并给出在硅片制造中由ESD引起的三种问题及ESD的三中控制方法。

答：ESD 是指静电荷从一个物体向另一个物体末经控制地转移。

ESD的危害性：会使硅表面形成电荷积累，吸引带电颗粒或中性颗粒；瞬时高压（可能几万伏）；较大的瞬时峰值电流（1A）：栅氧化层击穿；互联线蒸发的诱因；随着器件尺寸的不断缩小，副作用是：对静电的灵敏度越来越高。

控制方法：采用防静电的材料；ESD接地；中和材料上的电荷积累。

6，名词解释：（1）1级净化间（2）10级0.3um（3）超细颗粒（4）U（x）答：（1）1级净化间：指每单位体积内可以接受的0.5um颗粒的颗粒数不超过1个；（2）10级0.3um：指每单位体积内可以接受的0.3um颗粒的颗粒数不超过30个；（3）超细颗粒：最新的净化空气标准把直径小于0.1um的颗粒一直到分立颗粒计数器能检测到的最小颗粒都规定为超细颗粒；（4）U（x）：用“U”描述符来表示，将洁净度定义为U(x)，其中x是每立方米空气中所允许的超细颗粒的最大数。

7，举例说明用于微电子器件制造的主要衬底材料类型。

答：微电子器件的衬底材料主要有三种：（元素）半导体（硅, 锗）；化合物半导体（砷化稼,磷化稼,磷化铟）；绝缘体（碳化硅,立方氮化硼,氮化稼,氮化铝,硒锌）。

8，指出目前最为常用的半导体材料，并给出其被普遍使用的主要原因。

答：硅：硅的丰裕度；更高的熔化温度允许更宽的工艺容限（1410℃）；更宽的工作温度范围和更高的可靠性；氧化硅的自然生成；氧化层的容易获得，和微电子工艺兼容。

9，什么是掺杂？为什么掺杂对半导体制造很重要？说明掺杂硅的两种主要类型及他们之间的最主要区别。

答：掺杂是指在半导体材料的特定区域中通过加入某些杂质元素从而改变该材料的电学特性的过程。

IC的核心是制造半导体器件，而制造器件的核心和基础则是形成PN结。

掺杂可以改变材料的导电类型和导电能力，是形成PN结的基础。

两种类型：P型硅，N型硅；它们之间的最主要区别是掺杂的杂志不同，因为导电的载流子不同。

前者掺杂的是三族杂质，导电载流子为空穴；后者掺杂的是五族杂质，导电载流子为电子。

因此他们的导电类型也不同，前者材料带正电；后者材料带负电。

10，化合物半导体的主要类型，各自的典型材料及主要应用领域。

答：III-V族化合物：砷化镓(GaAs) 锗硅(SiGe)主要用于高速高频领域；II-VI族化合物：碲化镉(CdTe) 硒化锌(ZnSe)主要用于红外探测系统、制造蓝色发光二极管；11，砷化镓相对于硅的主要优缺点及其应用领域。

答：主要用于高速高频领域；优点：（1）比硅更高的电子迁移率（应用于高频）；（2）有减小寄生电容和信号损耗的特性；（3）材料的电阻率更大，容易实现器件之间的隔离；（4）比硅更高的抗辐射性能；（5）切换速度快，更适合用于电脑等；（6）直接带隙材料，发光效率高；缺点：（1）缺乏天然氧化物；（2）材料的脆性；（3）砷的剧毒性需特别控制，提高了成本；（As2O3，砒霜）12，什么是杂质的补偿作用？发生杂质补偿的半导体材料的导电类型如何确定？答：在半导体材料中，当同时存在施主和受主杂质时，因为施主杂质和受主杂质的电性相反，它们之间会发生相互抵消；这种不同类型杂质对导电能力相互抵消的现象称为杂质的补偿作用。

半导体材料的导电类型取决于材料中的净杂质浓度。

即：当施主杂质浓度高于受主杂质浓度时，经补偿作用后还余若干电子，当它们电离后成为导电电子，此时材料呈现为n型半导体；反之，材料则呈现为p型半导体。

补偿后的净杂质浓度称为有效杂质浓度，可为有效施主浓度或有效受主浓度。

第三次作业：1，制造半导体器件的核心是什么？并说明半导体器件工艺的基本原理。

答：制造器件的核心则是形成PN结；半导体工艺的基本原理:“掺杂”和“补偿”。

掺杂是指在集成电路生产过程中要对半导体材料的特定区域加入一定浓度的特定杂质来改变该部分材料的类型或杂质浓度从而制作各种器件的方法。

在半导体材料中，当同时存在施主和受主杂质时，因为施主杂质和受主杂质的电性相反，它们之间会发生相互抵消；这种不同类型杂质对导电能力相互抵消的现象称为杂质的补偿作用。

2，试给出CMOS IC芯片制造的4种基础工艺，并说明每种工艺的主要作用。

答：薄膜制作 (thin film/layer)：形成不同材料构成的工艺层。

光刻：是将电路图形转移到覆盖于硅片表面的光刻胶上。

刻蚀（etch）：是指在硅片上没有光刻胶保护的地方留下永久性的图形。

掺杂(doping)：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等。

3，列出硅片制造厂的6个主要生产区，简要说明各区的主要作用，并举例至少一种各区的典型设备。

答：芯片制造厂可分成六个独立的生产区：扩散、光刻、刻蚀、薄膜生长、离子注入和抛光。

扩散区：通常是进行高温工艺和薄膜淀积的区域，主要设备是高温扩散炉和湿法清洗设备。

光刻区：涂胶/显影设备是指用来完成光刻的一系列操作的工具组合，包括对硅片进行预处理、涂胶、甩胶、烘干，以及最后将曝光后的硅片送入显影设备进行显影。

刻蚀区：等离子体刻蚀机是一种采用射频能量在真空腔中离化气体分子的设备，它产生一种称为等离子体的物质形态，与硅片顶层的物质发生化学反应，从而实现刻蚀。

去胶机也是一种等离子体装置，它在刻蚀结束后，用离化的氧气去掉硅片表面的光刻胶。

去胶之后必须在湿法清洗设备上用一种化学溶剂彻底清洗硅片。

离子注入区：离子注入区中的离子注入机是亚微米工艺中最常见的掺杂工具，也是离子注入区中最主要的设备。