芯片功耗与制造能力的未来
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
➢ 为1.25亿只晶体管供电，P/G网必然非常复杂，必须 使用顶两层粗网与低两层细网，共占用4层布线资源。
➢ 3GHz工作频率要求，在P/G网分析中，必须采用复杂 的RLC等效电路模型。
2/29/2020
EDA Lab., Tsinghua University
14
P/G网的拓扑形式级等效模型
2/29/2020
➢ 基于“P/G网的分析与优化”，已申请到一项Intel公司资助，并与其它 院校联合申请到一项国家自然科学基金重点项目。
2/29/2020
EDA Lab., Tsinghua University
23
Thank you Happy new year
2/29/2020
EDA Lab., Tsinghua University
22
个人的研究简介
➢ 1999-2002，攻读博士学位期间，从事CMOS电路动态功耗估计与优化 的研究（在中科院计算所闵应骅研究员的指导下完成）。包括平均与最 大动态功耗快速估计、测试功耗优化、最大动态功耗宏模型的建模、和 多输入逻辑门的低功耗展开。
➢ 2002-今，从事博士后研究工作，具体包括两个部分。一是从事P/G网 的分析与优化（指导一名博士，两名硕士）；二是独立开展漏电流静态 功耗的估计与优化（指导一名博士）。
EDA Lab., Tsinghua University
15
高功耗对封装与散热装置的影响
➢ 102W的Prescott，标称工作温度为74度。
➢ 高功耗对芯片流片的热分析提wenku.baidu.com了更高更急迫的要求。
➢ 高功耗需要导热性更佳的封装材料。
➢ 多PAD的P/G网对封装技术提出更高的要求。
➢ 风冷散热已勉为其难，再说台式机的CPU风扇噪音， 已经影响使用者的工作心情。已有人提出了半导体制 冷+液态制冷的复合散热技术。
芯片功耗与摩尔定律的终结
清华大学计算机系EDA实验室 骆祖莹
luozy@mail.tsinghua.edu.cn 博士后合作导师: 洪先龙教授 IEEE FELLOW
2/29/2020
EDA Lab., Tsinghua University
1
报告内容
➢ 计算机科学发展与摩尔定律 ➢ 集成电路功耗的组成与提高趋势 ➢ 高功耗对集成电路性能与可靠性的影响
❖供电系统（P/G） ❖封装与散热装置 ❖可靠性
➢ 芯片功耗与摩尔定律的终结 ➢ 与芯片功耗相关的研究热点
2/29/2020
EDA Lab., Tsinghua University
2
计算机科学发展与摩尔定律
➢ 目前计算机科学发展的动力，一部分来自计算机理论 的发展，但主要来自集成电路芯片性能的大幅提高。
50%
Must stop
40%
at 50%
30%
Leakage Power (% of Total)
20%
10%
0% 1.5 1 0.7 0.5 0.35 0.25 0.18 0.13 0.09 0.07 0.05
Technology ()
A. Grove, IEDM 2002
Shekhar Borkar, Circuit Research, Intel Labs
与芯片功耗相关的研究热点
➢ 漏电流产生的静态功耗估计与优化，对于便携 设备尤其重要。
➢ 动态功耗方面：芯片的动态调度、门控时钟、 测试功耗优化。
➢ 电源线/地线网络的设计与优化。 ➢ 芯片的热分析（国外最热的研究方向）。 ➢ 高导热封装材料及先进的封装技术。
2/29/2020
EDA Lab., Tsinghua University
2/29/2020
EDA Lab., Tsinghua University
7
静态功耗的三种成因
2/29/2020
EDA Lab., Tsinghua University
8
The Power Crisis from Intel
1200 1000
800
15 mm Die
Leakage Active
2/29/2020
EDA Lab., Tsinghua University
11
CMOS电路功耗的优化方法
➢ 由于功耗已影响到CMOS电路设计方法学，所以功 耗在电路设计的各个阶段都必须得到优化。从程序 汇编到电路综合，再到逻辑级与版图级都是如此。 我的研究集中在低层功耗优化，所以从以下两个方 面进行阐述。
➢ 动态功耗优化：A、时钟屏蔽技术；B、测试功耗优 化；C、竞争冒险消除；D、多输入逻辑门的低功耗 展开；D、分区供电。
➢ 静态功耗优化：A、多阈值多电压布放；B、虚拟供 电网络；C、最小漏电流输入向量；D、浮动衬底电 压；E、绝缘衬底（SOI）。
2/29/2020
EDA Lab., Tsinghua University
➢ 芯片功耗与摩尔定律的终结 ➢ 与芯片功耗相关的研究热点
2/29/2020
EDA Lab., Tsinghua University
6
CMOS集成电路功耗的组成
➢ 与其它工艺比较，CMOS电路以其低功耗，易于集 成的优点，在目前硅材料时代得到了最广泛的应用。
➢ 芯片功耗包括由CMOS管状态改变所产生的动态功 耗与由漏电流引起的静态功耗两部分。
➢ 集成电路芯片性能提高大致符合摩尔定律，即处理器 (CPU)的功能和复杂性每年(其后期减慢为18个月)会 增加一倍，而成本却成比例地递减。
➢ 集成电路生产工艺的提高(0.25/0.18/0.13/0.09um)， 缩小了单管的尺寸，提高了芯片的集成度与工作频率， 降低了工作电压。
2/29/2020
17
高功耗对芯片可靠性的影响
➢ 高功耗导致了高的工作温度。 ➢ 高的工作温度使各种轻微物理缺陷所造成的故障显现
出来，如桥接故障。 ➢ 高的工作温度使连线电阻变大，使线延时增加，时延
故障变得严重起来。 ➢ 同时温度的提高，使漏电流增加，降低工作电压，使
门延时增加，同样使时延故障变得严重起来。同时漏 电流增加，还会导致P/G网的失效。
➢ 共发表32篇学术论文并申请3项中国专利。其中包括2篇SCI文章（《中 国科学》与《TCAD》），18篇EI文章、2篇ACM文章。
➢ 基于“CMOS电路动态功耗估计与优化”，中科院计算所方面已申请到 一项863项目。
➢ 基于“漏电流静态功耗的估计与优化”，已申请到博士后基金，但申请 国家自然科学基金面上项目被拒。
Power (W)
600
400
200
0 0.25u 0.18u 0.13u 90nm 65nm 45nm
Leakage Power is catching up with the active power in nano-scaled CMOS circuits.
Shekhar Borkar, Circuit Research, Intel Labs
EDA Lab., Tsinghua University
3
MIPS
Goal for Intel: 1TIPS by 2010
1000000
100000 10000 1000 100 10 1
Pentium® 4 Architecture
Pentium® Pro Architecture
Pentium® Architecture 486
EDA Lab., Tsinghua University
19
芯片功耗与摩尔定律的终结
➢ 摩尔定律的终结来自多方面，如投资、市场、设计复 杂性、材料及工艺，这里主要谈论芯片功耗的作用。
➢ 高功耗产生高温度，提高了封装成本，对摩尔定律的 成本按比例减低方面，产生终结效应。
➢ 高功耗产生高温度，产生了许多新的故障，加大了测 试复杂度，提高了测试成本，同样会产生终结效应。
➢ 面对功耗越来越高的计算机（主要是CPU+散热装 置），SUN公司的科技人员就戏称，是他们的SPARC 造成了北美大停电。
2/29/2020
EDA Lab., Tsinghua University
16
复杂的CPU散热装置
P4-2GHz的风扇
半导体+风冷的 复合制冷装置
2/29/2020
EDA Lab., Tsinghua University
高功耗对供电网络(P/G)的影响
➢ 以Intel公司下一代采用90nm工艺的Prescott为例， 它的Die面积为112mm2,共集成1.25亿只晶体管，功 耗为102W，供电电流为91A，供电电压为1.12V，工 作频率为3GHz以上（网上材料汇总）。
➢ 在3.4*10-10S的工作周期内,吸91A 电流，则充电速度 最小为2.6 *1011A/S，要求P/G网必须占有足够大的 布线面积。
20
报告内容
➢ 计算机科学发展与摩尔定律 ➢ 集成电路功耗的组成与提高趋势 ➢ 高功耗对集成电路性能与可靠性的影响
❖供电系统（P/G） ❖封装与散热装置 ❖可靠性
➢ 芯片功耗与摩尔定律的终结 ➢ 与芯片功耗相关的研究热点
2/29/2020
EDA Lab., Tsinghua University
21
2/29/2020
EDA Lab., Tsinghua University
9
The Power Crisis from IBM
David E. Lackey, IBM
2/29/2020
EDA Lab., Tsinghua University
10
Leakage power become focus in crisis
386 286 8086
0.1
0.01 1970
1980
1990
2000
2010
Shekhar Borkar, Circuit Research, Intel Labs
2/29/2020
EDA Lab., Tsinghua University
4
Transistor Integration Capacity
12
报告内容
➢ 计算机科学发展与摩尔定律 ➢ 集成电路功耗的组成与提高趋势 ➢ 高功耗对集成电路性能与可靠性的影响
❖供电系统（P/G） ❖封装与散热装置 ❖可靠性
➢ 芯片功耗与摩尔定律的终结 ➢ 与芯片功耗相关的研究热点
2/29/2020
EDA Lab., Tsinghua University
13
Shekhar Borkar, Circuit Research, Intel Labs
2/29/2020
EDA Lab., Tsinghua University
5
报告内容
➢ 计算机科学发展与摩尔定律 ➢ 集成电路功耗的组成与提高趋势 ➢ 高功耗对集成电路性能与可靠性的影响
❖供电系统（P/G） ❖封装与散热装置 ❖可靠性
➢ 动态功耗由三部分组成：A、电路逻辑操作所引起的 状态改变所需功耗；B、P管与N管阈值电压重叠所 产生的导通电流所需功耗；C、不同路径的时间延迟 不同所产生的竞争冒险所需功耗。
➢ 静态功耗也由三部分组成：A、CMOS管亚阈值电 压漏电流所需功耗；B、 CMOS管栅级漏电流所需 功耗；C、 CMOS管衬底漏电流（BTBT）所需功耗。
➢ 芯片及散热装置的高功耗，对国民经济的能源安全提 出了新的要求，这反过来对摩尔定律产生终结效应。
➢ 高的芯片功耗产生很多副面影响，而为了保证摩尔定 律，就要采用低功耗设计，这又反过来加大设计复杂 度，对摩尔定律产生终结效应。
2/29/2020
EDA Lab., Tsinghua University
2/29/2020
EDA Lab., Tsinghua University
18
报告内容
➢ 计算机科学发展与摩尔定律 ➢ 集成电路功耗的组成与提高趋势 ➢ 高功耗对集成电路性能与可靠性的影响
❖供电系统（P/G） ❖封装与散热装置 ❖可靠性
➢ 芯片功耗与摩尔定律的终结 ➢ 与芯片功耗相关的研究热点
2/29/2020
24
➢ 3GHz工作频率要求，在P/G网分析中，必须采用复杂 的RLC等效电路模型。
2/29/2020
EDA Lab., Tsinghua University
14
P/G网的拓扑形式级等效模型
2/29/2020
➢ 基于“P/G网的分析与优化”，已申请到一项Intel公司资助，并与其它 院校联合申请到一项国家自然科学基金重点项目。
2/29/2020
EDA Lab., Tsinghua University
23
Thank you Happy new year
2/29/2020
EDA Lab., Tsinghua University
22
个人的研究简介
➢ 1999-2002，攻读博士学位期间，从事CMOS电路动态功耗估计与优化 的研究（在中科院计算所闵应骅研究员的指导下完成）。包括平均与最 大动态功耗快速估计、测试功耗优化、最大动态功耗宏模型的建模、和 多输入逻辑门的低功耗展开。
➢ 2002-今，从事博士后研究工作，具体包括两个部分。一是从事P/G网 的分析与优化（指导一名博士，两名硕士）；二是独立开展漏电流静态 功耗的估计与优化（指导一名博士）。
EDA Lab., Tsinghua University
15
高功耗对封装与散热装置的影响
➢ 102W的Prescott，标称工作温度为74度。
➢ 高功耗对芯片流片的热分析提wenku.baidu.com了更高更急迫的要求。
➢ 高功耗需要导热性更佳的封装材料。
➢ 多PAD的P/G网对封装技术提出更高的要求。
➢ 风冷散热已勉为其难，再说台式机的CPU风扇噪音， 已经影响使用者的工作心情。已有人提出了半导体制 冷+液态制冷的复合散热技术。
芯片功耗与摩尔定律的终结
清华大学计算机系EDA实验室 骆祖莹
luozy@mail.tsinghua.edu.cn 博士后合作导师: 洪先龙教授 IEEE FELLOW
2/29/2020
EDA Lab., Tsinghua University
1
报告内容
➢ 计算机科学发展与摩尔定律 ➢ 集成电路功耗的组成与提高趋势 ➢ 高功耗对集成电路性能与可靠性的影响
❖供电系统（P/G） ❖封装与散热装置 ❖可靠性
➢ 芯片功耗与摩尔定律的终结 ➢ 与芯片功耗相关的研究热点
2/29/2020
EDA Lab., Tsinghua University
2
计算机科学发展与摩尔定律
➢ 目前计算机科学发展的动力，一部分来自计算机理论 的发展，但主要来自集成电路芯片性能的大幅提高。
50%
Must stop
40%
at 50%
30%
Leakage Power (% of Total)
20%
10%
0% 1.5 1 0.7 0.5 0.35 0.25 0.18 0.13 0.09 0.07 0.05
Technology ()
A. Grove, IEDM 2002
Shekhar Borkar, Circuit Research, Intel Labs
与芯片功耗相关的研究热点
➢ 漏电流产生的静态功耗估计与优化，对于便携 设备尤其重要。
➢ 动态功耗方面：芯片的动态调度、门控时钟、 测试功耗优化。
➢ 电源线/地线网络的设计与优化。 ➢ 芯片的热分析（国外最热的研究方向）。 ➢ 高导热封装材料及先进的封装技术。
2/29/2020
EDA Lab., Tsinghua University
2/29/2020
EDA Lab., Tsinghua University
7
静态功耗的三种成因
2/29/2020
EDA Lab., Tsinghua University
8
The Power Crisis from Intel
1200 1000
800
15 mm Die
Leakage Active
2/29/2020
EDA Lab., Tsinghua University
11
CMOS电路功耗的优化方法
➢ 由于功耗已影响到CMOS电路设计方法学，所以功 耗在电路设计的各个阶段都必须得到优化。从程序 汇编到电路综合，再到逻辑级与版图级都是如此。 我的研究集中在低层功耗优化，所以从以下两个方 面进行阐述。
➢ 动态功耗优化：A、时钟屏蔽技术；B、测试功耗优 化；C、竞争冒险消除；D、多输入逻辑门的低功耗 展开；D、分区供电。
➢ 静态功耗优化：A、多阈值多电压布放；B、虚拟供 电网络；C、最小漏电流输入向量；D、浮动衬底电 压；E、绝缘衬底（SOI）。
2/29/2020
EDA Lab., Tsinghua University
➢ 芯片功耗与摩尔定律的终结 ➢ 与芯片功耗相关的研究热点
2/29/2020
EDA Lab., Tsinghua University
6
CMOS集成电路功耗的组成
➢ 与其它工艺比较，CMOS电路以其低功耗，易于集 成的优点，在目前硅材料时代得到了最广泛的应用。
➢ 芯片功耗包括由CMOS管状态改变所产生的动态功 耗与由漏电流引起的静态功耗两部分。
➢ 集成电路芯片性能提高大致符合摩尔定律，即处理器 (CPU)的功能和复杂性每年(其后期减慢为18个月)会 增加一倍，而成本却成比例地递减。
➢ 集成电路生产工艺的提高(0.25/0.18/0.13/0.09um)， 缩小了单管的尺寸，提高了芯片的集成度与工作频率， 降低了工作电压。
2/29/2020
17
高功耗对芯片可靠性的影响
➢ 高功耗导致了高的工作温度。 ➢ 高的工作温度使各种轻微物理缺陷所造成的故障显现
出来，如桥接故障。 ➢ 高的工作温度使连线电阻变大，使线延时增加，时延
故障变得严重起来。 ➢ 同时温度的提高，使漏电流增加，降低工作电压，使
门延时增加，同样使时延故障变得严重起来。同时漏 电流增加，还会导致P/G网的失效。
➢ 共发表32篇学术论文并申请3项中国专利。其中包括2篇SCI文章（《中 国科学》与《TCAD》），18篇EI文章、2篇ACM文章。
➢ 基于“CMOS电路动态功耗估计与优化”，中科院计算所方面已申请到 一项863项目。
➢ 基于“漏电流静态功耗的估计与优化”，已申请到博士后基金，但申请 国家自然科学基金面上项目被拒。
Power (W)
600
400
200
0 0.25u 0.18u 0.13u 90nm 65nm 45nm
Leakage Power is catching up with the active power in nano-scaled CMOS circuits.
Shekhar Borkar, Circuit Research, Intel Labs
EDA Lab., Tsinghua University
3
MIPS
Goal for Intel: 1TIPS by 2010
1000000
100000 10000 1000 100 10 1
Pentium® 4 Architecture
Pentium® Pro Architecture
Pentium® Architecture 486
EDA Lab., Tsinghua University
19
芯片功耗与摩尔定律的终结
➢ 摩尔定律的终结来自多方面，如投资、市场、设计复 杂性、材料及工艺，这里主要谈论芯片功耗的作用。
➢ 高功耗产生高温度，提高了封装成本，对摩尔定律的 成本按比例减低方面，产生终结效应。
➢ 高功耗产生高温度，产生了许多新的故障，加大了测 试复杂度，提高了测试成本，同样会产生终结效应。
➢ 面对功耗越来越高的计算机（主要是CPU+散热装 置），SUN公司的科技人员就戏称，是他们的SPARC 造成了北美大停电。
2/29/2020
EDA Lab., Tsinghua University
16
复杂的CPU散热装置
P4-2GHz的风扇
半导体+风冷的 复合制冷装置
2/29/2020
EDA Lab., Tsinghua University
高功耗对供电网络(P/G)的影响
➢ 以Intel公司下一代采用90nm工艺的Prescott为例， 它的Die面积为112mm2,共集成1.25亿只晶体管，功 耗为102W，供电电流为91A，供电电压为1.12V，工 作频率为3GHz以上（网上材料汇总）。
➢ 在3.4*10-10S的工作周期内,吸91A 电流，则充电速度 最小为2.6 *1011A/S，要求P/G网必须占有足够大的 布线面积。
20
报告内容
➢ 计算机科学发展与摩尔定律 ➢ 集成电路功耗的组成与提高趋势 ➢ 高功耗对集成电路性能与可靠性的影响
❖供电系统（P/G） ❖封装与散热装置 ❖可靠性
➢ 芯片功耗与摩尔定律的终结 ➢ 与芯片功耗相关的研究热点
2/29/2020
EDA Lab., Tsinghua University
21
2/29/2020
EDA Lab., Tsinghua University
9
The Power Crisis from IBM
David E. Lackey, IBM
2/29/2020
EDA Lab., Tsinghua University
10
Leakage power become focus in crisis
386 286 8086
0.1
0.01 1970
1980
1990
2000
2010
Shekhar Borkar, Circuit Research, Intel Labs
2/29/2020
EDA Lab., Tsinghua University
4
Transistor Integration Capacity
12
报告内容
➢ 计算机科学发展与摩尔定律 ➢ 集成电路功耗的组成与提高趋势 ➢ 高功耗对集成电路性能与可靠性的影响
❖供电系统（P/G） ❖封装与散热装置 ❖可靠性
➢ 芯片功耗与摩尔定律的终结 ➢ 与芯片功耗相关的研究热点
2/29/2020
EDA Lab., Tsinghua University
13
Shekhar Borkar, Circuit Research, Intel Labs
2/29/2020
EDA Lab., Tsinghua University
5
报告内容
➢ 计算机科学发展与摩尔定律 ➢ 集成电路功耗的组成与提高趋势 ➢ 高功耗对集成电路性能与可靠性的影响
❖供电系统（P/G） ❖封装与散热装置 ❖可靠性
➢ 动态功耗由三部分组成：A、电路逻辑操作所引起的 状态改变所需功耗；B、P管与N管阈值电压重叠所 产生的导通电流所需功耗；C、不同路径的时间延迟 不同所产生的竞争冒险所需功耗。
➢ 静态功耗也由三部分组成：A、CMOS管亚阈值电 压漏电流所需功耗；B、 CMOS管栅级漏电流所需 功耗；C、 CMOS管衬底漏电流（BTBT）所需功耗。
➢ 芯片及散热装置的高功耗，对国民经济的能源安全提 出了新的要求，这反过来对摩尔定律产生终结效应。
➢ 高的芯片功耗产生很多副面影响，而为了保证摩尔定 律，就要采用低功耗设计，这又反过来加大设计复杂 度，对摩尔定律产生终结效应。
2/29/2020
EDA Lab., Tsinghua University
2/29/2020
EDA Lab., Tsinghua University
18
报告内容
➢ 计算机科学发展与摩尔定律 ➢ 集成电路功耗的组成与提高趋势 ➢ 高功耗对集成电路性能与可靠性的影响
❖供电系统（P/G） ❖封装与散热装置 ❖可靠性
➢ 芯片功耗与摩尔定律的终结 ➢ 与芯片功耗相关的研究热点
2/29/2020
24