实验三组合逻辑电路二
组合逻辑电路实验报告
组合逻辑电路实验报告组合逻辑电路实验报告引言组合逻辑电路是数字电路中的一种重要类型，它由多个逻辑门组成，能够根据输入信号的不同组合产生相应的输出信号。
在本次实验中，我们将研究和实验不同类型的组合逻辑电路，并通过实验结果来验证其功能和性能。
实验一：与门电路与门电路是最简单的组合逻辑电路之一，它的输出信号只有在所有输入信号都为高电平时才会输出高电平。
我们首先搭建了一个与门电路，并通过输入信号的变化来观察输出信号的变化。
实验结果显示，在输入信号都为高电平时，与门电路的输出信号为高电平；而只要有一个或多个输入信号为低电平，输出信号则为低电平。
这验证了与门电路的逻辑功能。
实验二：或门电路或门电路是另一种常见的组合逻辑电路，它的输出信号只有在至少一个输入信号为高电平时才会输出高电平。
我们搭建了一个或门电路，并通过改变输入信号的组合来观察输出信号的变化。
实验结果表明，只要有一个或多个输入信号为高电平，或门电路的输出信号就会为高电平；只有当所有输入信号都为低电平时，输出信号才会为低电平。
这进一步验证了或门电路的逻辑功能。
实验三：非门电路非门电路是一种特殊的组合逻辑电路，它只有一个输入信号，输出信号与输入信号相反。
我们搭建了一个非门电路，并通过改变输入信号的电平来观察输出信号的变化。
实验结果显示，当输入信号为高电平时，非门电路的输出信号为低电平；当输入信号为低电平时，输出信号则为高电平。
这进一步验证了非门电路的逻辑功能。
实验四：多选器电路多选器电路是一种复杂的组合逻辑电路，它具有多个输入信号和一个选择信号，根据选择信号的不同，将其中一个输入信号输出。
我们搭建了一个4选1多选器电路，并通过改变选择信号的值来观察输出信号的变化。
实验结果表明，当选择信号为00时，输出信号与第一个输入信号相同；当选择信号为01时，输出信号与第二个输入信号相同；依此类推，当选择信号为11时，输出信号与第四个输入信号相同。
这验证了多选器电路的功能和性能。
实验报告组合逻辑电(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
组合逻辑电路实验
实验三、组合逻辑电路实验
预习要求：请根据题目设计电路，填写真值表，写出函数表达式，并作出逻辑图。
（注意题目要求的芯片型号）
1、设计基于门电路的路口信号灯控制电路；（用74LS00、74LS20芯片）
定义红灯、黄灯、绿灯的状态为输入变量，分别用A、B、C表示，并规定灯亮时为1，不亮时为0。
取故障信号为输出变量，用Y表示。
并规定正常工作状态下Y为0，发生故障时Y为1。
2、设计基于74LS138译码器和与非门的一位二进制全减器。
其中，A i（被加数）、B i（加数）、C i-1（低位向本位的进位），D i（差）和C i（向高位的进位）。
3、用8选1数据选择器74LS151实现函数C B C A B A Y ++=。
4、用给定的74LS00、74LS86、74LS55三种芯片构成一位二进制全加器。
其中A （被加数）、B （加数）、Ci （低位向本位的进位），2个输出端：Si （和）和C 0（向高位的进位）。
组合逻辑电路分析与设计实验报告
组合逻辑电路分析与设计实验报告一、实验目的：1. 掌握逻辑设计基本方法2. 能够自己设计简单逻辑电路，并能用VHDL描述3. 理解输出波形和逻辑电路功能之间的关系二、实验设备与器材：1. 实验箱一套（含数字信号发生器、逻辑分析仪等测量设备）2. 电缆若干三、实验原理：组合逻辑电路是指由与或非门等基本逻辑门或它们的数字组合所构成的电路。
对于组合逻辑电路而言，不需要任何时钟信号控制，它的输出不仅能直接受到输入信号的影响，同时还与其输入信号的时序有关，输入信号的任何改变都可能导致输出信号的变化，因此组合逻辑电路的输出总是与它的输入存在着一个确定的逻辑关系。
本实验通过学习与实践，让学生从具体的组合逻辑电路出发，逐步掌握数字逻辑电路设计技术，了解逻辑电路的设计过程，掌握用组合逻辑门件构成数字系统的方法，提高学生设计和分析组合逻辑电路的能力。
四、实验内容及步骤：本实验的基本内容是设计一个可以进行任意二进制数求和的组合逻辑电路，并用VHDL 语言描述该电路。
其主要步骤如下：1. 设计电路的逻辑功能，确定电路所需基本逻辑门电路元件的类型和数量。
2. 画出电路的逻辑图并进行逻辑延迟估算。
3. 利用VHDL语言描述电路功能，并利用仿真软件验证电路设计是否正确。
4. 利用实验箱中的数字信号发生器和逻辑分析仪验证电路设计是否正确。
五、实验结果与分析：我们首先设计了一个可以进行单位位的二进制数求和的电路，即输入两个1位二进制数和一个进位信号，输出一个1位二进制数和一个进位信号。
注意到，当输入的两个二进制数为同等真值时，输出的结果即为原始输入中的异或结果。
当输入的两个二进制数不同时，输出需要加上当前进行计算的进位，同时更新输出进位信号的取值。
我们继续将此电路扩展到多位数的情况。
假设输入两个n位的二进制数a和b，我们需要得到一个(n+1)位的二进制数c，使得c=a+b。
我们需要迭代地对每一位进行计算，并在计算每一位时将其前一位的进位值也列入计算中。
实验三利用SSI设计组合逻辑电路
实验三 利用SSI 设计组合逻辑电路一、实验目的1． 掌握组合逻辑电路的设计方法；2． 熟悉集成组合电路芯片的逻辑功能及使用方法。
二、实验预习要求1． 复习组合逻辑电路的设计方法；2． 根据实验任务与要求，独立设计电路； 3． 清楚本次实验所用集成门电路的管脚。
三、实验原理在数字系统中，按逻辑功能的不同，可将数字电路分为两类，即组合逻辑电路和时序逻辑电路。
组合逻辑电路在任何时刻的稳定输出仅取决于该时刻电路的输入，而与电路原来的状态无关。
用SSI 进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡诺图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
掌握组合逻辑电路的设计方法，能让我们具有五彩缤纷的逻辑思维，通过逻辑设计将许多实际问题变为现实。
四、实验设备及器件五、设计举例1． 用与非门设计一个A 、B 、C 三人表决电路。
设：A 、B 、C 为输入变量，F 为输出结果。
变量取值为1表示赞成，取值为0，表示反对。
F 为1表示通过，为0表示反对。
1) 列真值表CF2) 输出逻辑函数化简与变换 根据真值表，用卡诺图进行化简： F=AB+BC+CA经两次求反，即得两级“与非”表达式F=AB+BC+CA =AB BC CA 3) 画逻辑图根据表达式，用与非门组成的逻辑电路如图3-1所示。
4) 验证电路逻辑功能按图接线，A 、B 、C 分别接相应开关，F 接指示灯，观察输入、输出状态。
六、实验任务（下列实验内容任取其二）1）用TTL 四2输入与非门（74LS00）、二4输入与非门（74LS20）设计数字密码锁控制电路。
要求：ABCD：E ： Z 1 ： Z 2 ：当控制信号：E=1时，如密码正确，则开锁；密码错误，报警E=0时，不开锁，不报警 2）用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全减器。
试验三组合逻辑电路二
e d COM c h
四.实验内容
1. 测试双2-4线译码器74LS139和3-8线译码器74LS138的逻辑功能：
（1） 74LS139的 G 、A1、A0分别由逻辑开关控制，Y 0 ~ Y 3 接 LED发光二极
管显示输出状态，以此测试 74LS139 的逻辑功能，自行列表记录实验结果
（2） 74LS139的 STA, ST B, ST C , A2, A1, A0 通过逻辑开关控制，使用LED观 察译码器 Y 0 ~ Y 7 的输出状态，以此测试74LS138的逻辑功能，列表记
四.实验内容
3．用逻辑开关作为译码输出信号a,b,c,d,e,f,g(段码)控制 数码管显示数字0-9，测试七段译码显示的过程，自行列表 记录实验结果。 4．采用双二-四线译码器（74LS139）和二输入端的与非门， 设计一个三-七线译码器，
要求：写出设计过程，画出设计电路，测试逻辑功能， 并自行列表记录实验结果。
录实验结果；
2. 数据分配器
（1）在STA 输入数据1Hz的连续脉冲作为数据信息，逻辑开关控制使
ST B ST C 0 ，用LED观察1Hz连续脉冲和 Y 0 ~ Y 7 的状态，列表记录，并
分析数据分配的情况。
（2）令STA=1，ST B 或 ST C 输入1Hz连续脉冲，用LED观察1Hz连续脉冲和 Y 0 ~ Y 7 的状态分别测试其结果，列表记录，并分析数据分配情况。
数据分配器：在译码器使能端输入数据信息，器件就成 为一个数据分配器，如图所示为74LS138构成的数据分配 器。
3－8线译码器CT74LS138作8路数据分配器 （a）输出原码接法 （b）输出反码接法
实验三 组合逻辑电路二
（2）双2-4线译码器74LS139
实验三 组合逻辑电路的设计与测试
注：本实验为设计性实验，没有预先设计好实验方案和实验电路的一律不准来做实验。
实验前要先检查预习报告。
注意划下线部分。
实验三组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图5－1所示。
图5－1 组合逻辑电路设计流程图2、组合逻辑电路设计举例用“与非”门设计一个表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
设计步骤：根据题意列出真值表如表5－1所示，再填入卡诺图表5－2中。
由卡诺图得出逻辑表达式，并演化成“与非”的形式Z＝ABC＋BCD＋ACD＋ABD＝ABC⋅⋅ACDABC⋅BCD根据逻辑表达式画出用“与非门”构成的逻辑电路如图5－2所示。
图5－2 表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。
按图5－2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5－1进行比较，验证所设计的逻辑电路是否符合要求。
三、实验设备与器件1、＋5V直流电源2、逻辑电平开关3、逻辑电平显示器4、直流数字电压表3、 CC4011×2（74LS00）共有4个与非门、 CC4012×3（74LS20）4脚与非门、 CC4030（74LS86）共有4个异或门、 CC4081（74LS08）共有4个与门、 74LS54×2(CC4085)与或非门（下图）、 CC4001 (74LS02) 共有4个或非门。
四、实验内容1、设计一个一位全加器，要求用异或门、与门、或门组成。
2、设计一位全加器，要求用与或非门实现。
从1和2中任选一个来做。
要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。
组合电路研究实验报告(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本原理和设计方法。
2. 掌握常用门电路的功能和特性。
3. 通过实验加深对组合逻辑电路分析和设计能力的培养。
4. 学习使用逻辑分析仪和示波器等实验设备。
二、实验原理组合逻辑电路是由逻辑门电路组成的，其输出仅取决于当前的输入，与电路的历史状态无关。
常见的组合逻辑电路有：半加器、全加器、编码器、译码器、多路选择器等。
三、实验器材1. 74LS00、74LS20等集成电路2. 逻辑分析仪3. 示波器4. 电源5. 逻辑探头6. 实验板四、实验内容及步骤1. 半加器实验（1）设计半加器电路，包括输入端A和B，输出端S和C。
（2）使用与非门和异或门搭建半加器电路。
（3）将输入端A和B接入逻辑探头，输出端S和C接入逻辑分析仪。
（4）通过逻辑分析仪观察半加器电路的输出波形，验证电路功能。
2. 全加器实验（1）设计全加器电路，包括输入端A、B和进位输入端Cin，输出端S和进位输出端Cout。
（2）使用与非门和异或门搭建全加器电路。
（3）将输入端A、B和进位输入端Cin接入逻辑探头，输出端S和进位输出端Cout接入逻辑分析仪。
（4）通过逻辑分析仪观察全加器电路的输出波形，验证电路功能。
3. 编码器实验（1）设计4-2编码器电路，包括输入端I0、I1、I2、I3和输出端Y0、Y1、Y2、Y3。
（2）使用与门和或门搭建4-2编码器电路。
（3）将输入端I0、I1、I2、I3接入逻辑探头，输出端Y0、Y1、Y2、Y3接入逻辑分析仪。
（4）通过逻辑分析仪观察编码器电路的输出波形，验证电路功能。
4. 译码器实验（1）设计2-4译码器电路，包括输入端I0、I1和输出端Y0、Y1、Y2、Y3。
（2）使用与门和或门搭建2-4译码器电路。
（3）将输入端I0、I1接入逻辑探头，输出端Y0、Y1、Y2、Y3接入逻辑分析仪。
（4）通过逻辑分析仪观察译码器电路的输出波形，验证电路功能。
5. 多路选择器实验（1）设计4选1多路选择器电路，包括输入端I0、I1、I2、I3和选择端S0、S1，输出端Y。
组合逻辑电路的设计实验报告
中国石油大学现代远程教育电工电子学课程实验报告所属教学站：青岛直属学习中心姓名：杜广志学号：年级专业层次：网络16秋专升本学期：实验时间：2016-11-05实验名称：组合逻辑电路的设计小组合作：是○否●小组成员：杜广志1、实验目的：学习用门电路实现组合逻辑电路的设计和调试方法。
2、实验设备及材料：仪器：实验箱元件：74LS00 74LS103、实验原理：1．概述组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。
因此，组合电路的特点是无“记忆性”。
在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。
所以各种功能的门电路就是简单的组合逻辑电路。
组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。
组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计的基本方法之一。
2．组合逻辑电路的分析方法分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。
分析的步骤：（1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。
（2）化简。
（3）列出真值表。
（4）文字说明上述四个步骤不是一成不变的。
除第一步外，其它三步根据实际情况的要求而采用。
3．组合逻辑电路的设计方法设计的任务是：由给定的功能要求，设计出相应的逻辑电路。
设计的步骤；（1）通过对给定问题的分析，获得真值表。
在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量之间的逻辑关系问题，其输出变量之间是否存在约束关系，从而获得真值表或简化真值表。
（2）通过化简得出最简与或式。
（3）必要时进行逻辑式的变更，最后画出逻辑图。
在步骤（1）中，通过对实际问题的分析，往往可以直接获得具有一定简化程序的逻辑函数表达式，后面的步骤不变。
4、实验内容及数据：1、用与非门74LS00实现以下逻辑：化简： F＝ABC F=输入输出F=A B C F＝ABC0 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 1 0对于F＝ABC F=我们可以通过一个电路来实现，其原理图如下输入输出A B C F1 F20 0 0 灭亮0 0 1 灭亮0 1 0 灭亮0 1 1 灭亮1 0 0 灭亮1 0 1 灭亮1 1 0 灭亮1 1 1 亮灭从试验记录看出，试验结果满足F1＝ABC；F2=。
组合逻辑实验报告
篇一：组合逻辑电路实验报告甘肃政法学院本科生实验报告（组合逻辑电路的设计）姓名: 学院: 专业: 班级:实验课程名称:数字电子技术基础实验日期: 指导教师及职称: 实验成绩: 开课时间：甘肃政法学院实验管理中心印制篇二：组合逻辑电路实验报告课程名称：数字电子技术基础实验指导老师：樊伟敏实验名称：组合逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）五、实验数据记录和处理七、讨论、心得一．实验目的1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。
2.熟悉74ls00、74ls11、74ls55等基本门电路的功能及其引脚。
3.掌握组合集成电路元件的功能检查方法。
4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。
二、主要仪器设备74ls00（与非门） 74ls55（与或非门） 74ls11（与门）导线电源数电综合实验箱三、实验内容和原理及结果四、操作方法和实验步骤六、实验结果与分析（必填）实验报告(一)一位全加器1.1 实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全加和与向高位的进位。
i-1异或门可通过ai ?bi?ab?ab,即一个与非门；（74ls00），一个与或非门（74ls55）来实现。
ci = ai bi +(ai?bi)c再取非，即一个非门（i-1?ai bi +(ai?bi)ci-1，通过一个与或非门ai bi +(ai?bi)ci-1，用与非门）实现。
1.4 仿真与实验电路图：仿真与实验电路图如图 1 所示。
图11实验名称：组合逻辑实验姓名：学号：1.5 实验数据记录以及实验结果全加器实验测试结果满足全加器的功能，真值表：(二)奇偶位判断器2.1 实验原理：数码奇偶位判断电路是用来判别一组代码中含 1 的位数是奇数还是偶数的一种组合电路。
组合逻辑电路实验报告
组合逻辑电路实验报告一实验目的和实验要求：1、了解全加器的工作原理及其典型的应用，并验证4位全加器功能。
2、了解和掌握数字比较器的工作原理及如何比较大小。
3、了解和掌握译码器的工作原理，并测试其逻辑功能。
4、了解和掌握编码器的工作原理，并测试其逻辑单元。
5、了解和掌握数码选择器的工作原理及逻辑功能。
二实验方案：器件：8-3编码器74HC148 3-8译码器74HC138 4选1数据选择器74HC153 4位数字比较器74HC85 4位全加器74HC283在GDUT-J-1 数字电路试验箱中使用以上芯片，按照实验书连接好线路，通过拨码开关和LED开关来模拟逻辑输入和逻辑输出，观察LED灯的亮灭来判断逻辑状态，完成对应芯片的输入输出状态表（及真值表）来得出芯片的逻辑表达式。
三实验结果和数据处理：74HC148输入输出状态控制十进制数字信号输入二进制数码输入状态输出E1 I0 I1 I2 I3 I4 I5 I6 I7 A1 A2 A3 GS EO1 X X X X X X X X 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 00 X X X X X X X 0 0 0 0 0 10 X X X X X X 0 1 0 0 1 0 10 X X X X X 0 1 1 0 1 0 0 10 X X X X 0 1 1 1 0 1 1 0 10 X X X 0 1 1 1 1 1 0 0 0 10 X X 0 1 1 1 1 1 1 0 1 0 10 X 0 1 1 1 1 1 1 1 1 0 0 10 0 1 1 1 1 1 1 1 1 1 1 0 174HC138输入输出状态使能输入数据输入译码输入E1^ E2^ E3 A2 A1 A0 Y0^ Y1^ Y2^ Y3^ Y4^ Y5^ Y6^ Y7^ 1 X X X X X 1 1 1 1 1 1 1 1X 1 X X X X 1 1 1 1 1 1 1 1X X 0 X X X 1 1 1 1 1 1 1 10 0 1 0 0 0 0 1 1 1 1 1 1 10 0 1 0 0 1 1 0 1 1 1 1 1 10 0 1 0 1 0 1 1 0 1 1 1 1 10 0 1 0 1 1 1 1 1 0 1 1 1 10 0 1 1 0 0 1 1 1 1 0 1 1 10 0 1 1 1 0 1 1 1 1 1 1 0 10 0 1 1 1 1 1 1 1 1 1 1 1 0 (^表示逻辑非)74HC153输入输出状态选择输入数据输入输出使能输入输出S1 S0 II0 II1 II2 II3 1E^ 1Y X X X X X X 1 00 0 0 X X X 0 00 0 1 X X X 0 11 0 X X 0 X 0 01 0 X X 1 X 0 10 1 X 0 X X 0 00 1 X 1 X X 0 11 1 X X X 0 0 01 1 X X X 1 0 1 （^表示逻辑非）74HC85输入输出状态比较输入级联输入输出A3 A2 A1 A0 B3 B2 B1 B0 1A>B 1A<B 1A=B A>B A<B A=B 1 X X X 0 X X X X X X 1 0 00 X X X 1 X X X X X X 0 1 01 1 X X 1 0 X X X X X 1 0 00 0 X X 0 1 X X X X X 0 1 01 0 1 X 1 0 0 X X X X 1 0 00 0 0 X 0 0 1 X X X X 0 1 01 1 0 1 1 1 0 0 X X X 1 0 00 0 1 0 0 0 1 1 X X X 0 1 01 1 0 1 1 1 0 1 0 0 0 1 1 00 1 0 0 0 1 0 0 0 0 1 0 0 11 1 0 1 1 1 0 1 1 0 0 1 0 00 0 0 0 0 0 0 0 1 0 1 0 0 11 1 1 1 1 1 1 1 X 1 X 0 1 0X 1 X 0 0 0X 1 X 0 0 174HC283输入输出状态4位加数输入4位被加数输入输出加法结果和进位A4 A3 A2 A1 B4 B3 B2 B1 COUT S4 S3 S2 S11 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 0 1 00 1 0 1 0 1 1 1 0 1 1 0 01 0 0 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 0四结论：1、74HC148编码器编码输入低电平有效；编码输出是反码；当E1=0时编码器处于工作状态，E1=1时编码器处于禁止状态。
实验三 组合逻辑电路分析
将相应的Dn、Cn的值填入表4-4中，与理论值进行比较，验证全减器的逻辑功能。
表4-4
输 入
输 出
An
Bn
Cn-1
Dn
Cn
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
（5）分析四位奇偶校验器的逻辑功能
逻辑表达式：
将相应的Q值填入表4-5中，与理论值进行比较，验证奇偶校验器的逻辑功能。
2．对实验现象、实验结果的分析及其结论
（1）分析半加器的逻辑功能
逻辑表达式：
将相应的S、C值填入表4-1中，与理论值进行标胶，验证半加器的逻辑功能。
表4-1
输 入
输 出
A
B
S
C
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
（2）分析全加器的逻辑功能
逻辑表达式：
将相应的Sn、Cn的值填入表4-2中，与理论值进行比较，验证全加器的逻辑功能。
万用表 1块
74LS00 四二输入与非门 3片
74LS86 四二输入异或门 1片
4．实验方法步骤及注意事项
实验方法：
1、分析半加器的逻辑功能
（1）用两片74LS00（引脚见附录）按图4－1接线。74LS00芯片14脚接+5V,7脚接地。
组合逻辑电路的设计实验报告
组合逻辑电路的设计实验报告一、实验目的组合逻辑电路是数字电路中较为基础且重要的部分。
本次实验的主要目的是通过设计和实现简单的组合逻辑电路，深入理解组合逻辑电路的工作原理和设计方法，掌握逻辑门的运用，提高逻辑分析和问题解决的能力。
二、实验原理组合逻辑电路是指在任何时刻，输出状态只取决于同一时刻输入信号的组合，而与电路以前的状态无关。
其基本组成单元是逻辑门，如与门、或门、非门等。
通过将这些逻辑门按照一定的逻辑关系连接起来，可以实现各种不同的逻辑功能。
例如，一个简单的 2 输入与门，只有当两个输入都为 1 时，输出才为 1；而 2 输入或门，只要有一个输入为 1，输出就为 1。
组合逻辑电路的设计方法通常包括以下几个步骤：1、分析问题，确定输入和输出变量，并定义其逻辑状态。
2、根据问题的逻辑关系，列出真值表。
3、根据真值表，写出逻辑表达式。
4、对逻辑表达式进行化简和变换，以得到最简的表达式。
5、根据最简表达式，选择合适的逻辑门，画出逻辑电路图。
三、实验设备与器材1、数字电路实验箱2、集成电路芯片：74LS00（四 2 输入与非门）、74LS04（六反相器）、74LS08（四 2 输入与门）、74LS32（四 2 输入或门）等。
3、导线若干四、实验内容与步骤（一）设计一个一位全加器1、分析问题一位全加器有三个输入变量 A、B 和 Cin（低位进位），两个输出变量 S（和）和 Cout（进位输出）。
2、列出真值表｜ A ｜ B ｜ Cin ｜ S ｜ Cout ｜｜｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜ 0 ｜ 0 ｜｜ 0 ｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜｜ 0 ｜ 1 ｜ 0 ｜ 1 ｜ 0 ｜｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜ 0 ｜｜ 1 ｜ 0 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜ 1 ｜ 1 ｜ 1 ｜3、写出逻辑表达式S ＝ A⊕B⊕CinCout ＝ AB ＋（A⊕B)Cin4、化简逻辑表达式S ＝ A⊕B⊕Cin 已最简Cout ＝ AB ＋（A⊕B)Cin ＝ AB ＋ ACin ＋ BCin5、画出逻辑电路图使用 74LS00、74LS08 和 74LS32 芯片实现，连接电路如图所示。
电工学第四版 实验指导 实验三 组合逻辑电路
实验三组合逻辑电路(常用门电路、译码器和数据选择器)一、实验目的1．掌握组合逻辑电路的设计方法2．了解组合逻辑电路的冒险现象与消除方法3．熟悉常用门电路逻辑器件的使用方法4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法二、实验原理及实验资料（一）组合电路的一般设计方法1．设计步骤根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。
组合逻辑电路的一般设计步骤如图3.1所示。
图3.1 组合逻辑电路的一般设计步骤设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。
2. 组合电路的竞争与冒险（旧实验指导书P17～20）（二）常用组合逻辑器件1．四二输入与非门74LS0074LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.2所示。
它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。
图3.2 74LS00引脚排列及内部逻辑结构2．二四输入与非门74LS2074LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.3所示。
它共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。
图3.3 74LS20引脚排列及内部逻辑结构3．四二输入异或门74LS8674LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.4所示。
它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。
图3.4 74LS86引脚排列及内部逻辑结构3．3线－8线译码器74LS13874LS138是集成3线－8线译码器，其功能表见表3.1。
它的输出表达式为iA B i Y G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。
74LS138为双列直插16脚塑料封装，外部引脚排列如图3.5所示。
实验三 组合逻辑电路
实验三组合逻辑电路一、实验目的1. 通过简单的组合逻辑电路设计与调试，掌握采用小规模（SSI）集成电路设计组合逻辑电路的方法。
2. 用实验验证所设计电路的逻辑功能。
3. 熟悉、掌握各种逻辑门的应用。
二、实验原理组合逻辑电路是最常见的逻辑电路之一，可以用一些常用的门电路来组合成具有其他功能的门电路。
组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，而与电路过去的状态无关。
在电路结构上的特点是只包含门电路，而没有存储（记忆）单元。
在使用中、小规模集成电路来设计组合电路时，一般步骤如图3-1所示：1. 进行逻辑抽象，首先根据设计任务的要求建立输入、输出变量，列出其真值表。
2. 用卡诺图或代数法化简，求出最简逻辑表达式。
3. 根据简化后的逻辑表达式，画出逻辑电路图。
若已知逻辑电路，欲分析组合电路的逻辑功能，则分析步骤为：1. 由逻辑电路图写出各输出端的逻辑表达式。
2. 由逻辑表达式列出真值表。
3. 根据真值表进行分析，从而确定电路功能。
组合电路的设计过程是在理想情况下进行的，即假设一切器件均没有延迟效应。
图3-1 组合逻辑电路设计流程图三、实验仪器及器件1. EL-ELL-Ⅳ型数字电路实验系统2. 集成电路芯片：74LS00 74LS04 74LS86等四、实验内容及步骤1. 测试用异或门和与非门组成的半加器的逻辑功能如果不考虑来自低位的进位而能够实现将两个1位二进制数相加的电路，称为半加器，半加器的符号如图3-2所示。
半加器的逻辑表达式为：AB COBABABAS=⊕=+=根据半加器的逻辑表达式可知，半加和S是输入A、B的异或，而进位CO则为输入A、B相与，故半加器可用一个集成异或门和二个与非门组成，电路如图3-3所示。
COA BS CO图3-2 半加器符号 图3-3 异或门和与非门组成的半加器逻辑电路在实验仪上用74LS00及74LS86按图3-3接线，当输入端A 、B 为表3-1所列状态时，测量输出端S 及CO 的逻辑状态，将结果记录于表3-1中。
实验三 组合逻辑电路实验(二)
B0 B1 B2 B3 A<B A>B A=B A<B A>B A=B 7 5 6
图2-26 集成数值比较器CT74LS85逻辑符号
表1 CT74LS153功能表 EN
0
A1
0
A0
0
D0
1 0 0 1 0 1 0 1
D1
0 1 1 0 0 1 0 1
D2
0 1 0 1 1 0 0 1
D3
0 1 0 1 0 1 1 0
2Y
9
二. 实验电路及仪器设备 1. 实验电路：见P98图2-24，2-25，2-26 2. 实验仪器：数字电子实验箱,芯片： CT74LS153（双四选一器）、CT74LS85（四 位比较器）CT74LS04(非ห้องสมุดไป่ตู้)
A0 A1
图2-24CT74LS153逻辑符号图
CT74LS85
10 12 13 15 9 11 14 1 2 4 3
输出端Y 输出端
0
0
1
0
1
0
0
1
1
表2 CT74LS85功能表
A3A2A1A0 B3B2B1B0 I（A〈B） （ 〈 ） I（A〉B） （ 〉 ） I（A=B） （ ） Y（A〈B） （ 〈 ） Y（A〉B） （ 〉 ） Y（A=B） （ ）
数电实验实验三 组合逻辑电路
1. 测试用异或门和与非门组成的半加器的逻辑功能
如果不考虑来自低位的进位而能够实现将两个 1 位二进制数相加的电路，称为半加器，
半加器的符号如图 3-2 所示。
半加器的逻辑表达式为：
S = AB + AB = A B CO = AB
12
根据半加器的逻辑表达式可知，半加和 S 是输入 A、B 的异或，而进位 CO 则为输入 A、 B 相与，故半加器可用一个集成异或门和二个与非门组成，电路如图 3-3 所示。 （仿真图，并把仿真结果填入表中）
2. 用卡诺图或代数法化简，求出最简逻辑表达 式。
设计要求 逻辑抽象
真值表
3. 根据简化后的逻辑表达式，画出逻辑电路图。
若已知逻辑电路，欲分析组合电路的逻辑功能， 逻辑表达式
则分析步骤为：
代数法化减
卡诺图 卡诺图法化减
1. 由逻辑电路图写出各输出端的逻辑表达式。
2. 由逻辑表达式列出真值表。
最简逻辑表达式
实验三 组合逻辑电路
姓名： 赖馨兰 班级： 光信 1802 学号：1810830225
一、实验目的
1. 通过简单的组合逻辑电路设计与调试，掌握采用小规模（SSI）集成电路设计组合逻
辑电路的方法。
2. 用实验验证所设计电路的逻辑功能。
3. 熟悉、掌握各种逻辑门的应用。
二、实验原理
组合逻辑电路是最常见的逻辑电路之一，可以用一些常用的门电路来组合成具有其他功
要求：写出详细的设计过程，画出完整的控制电路图，并在实验以上选择相应的器件对 所设计的电路进行实验测试，记录实验结果。 （仿真图）（设计过程） 设计过程： 1.列真值表 设 0 为开关切断，1 为接通。L=0 为灯泡不亮，L=1 为灯泡亮，初始状态为三个开关都为断 开状态，且灯泡不亮。
组合逻辑电路分析与设计实验报告
一、页组合逻辑电路分析与设计实验报告二、目录1.页2.目录3.摘要4.背景和现状分析4.1逻辑电路的基础概念4.2组合逻辑电路的应用领域4.3当前组合逻辑电路设计的挑战5.项目目标5.1实验目的和预期成果5.2技术和方法论5.3创新点和实际应用6.章节一：逻辑门和基本组合电路7.章节二：组合逻辑电路的设计方法8.章节三：实验操作和数据分析9.章节四：实验结果和讨论10.结论与建议三、摘要四、背景和现状分析4.1逻辑电路的基础概念逻辑电路是数字电路的基本组成部分，它们执行基本的逻辑运算，如与、或、非等。
组合逻辑电路（CLC）是由多个逻辑门组成的电路，其输出仅取决于当前输入的组合，而与电路以前的状态无关。
这种电路广泛应用于各种电子设备中，从计算机处理器到简单的电子玩具。
4.2组合逻辑电路的应用领域组合逻辑电路在现代技术中扮演着关键角色。
它们是计算机处理器、数字信号处理器、通信设备和其他许多电子系统的基础。
随着技术的进步，组合逻辑电路的设计和应用也在不断扩展，例如在、物联网和高速通信领域。
4.3当前组合逻辑电路设计的挑战尽管组合逻辑电路的设计原理相对简单，但在实际应用中面临着一系列挑战。
这些挑战包括提高电路的速度和效率、减少能耗、以及设计更复杂的逻辑功能。
随着集成电路尺寸的不断缩小，量子效应和热效应也对电路的设计和性能提出了新的挑战。
五、项目目标5.1实验目的和预期成果本实验的主要目的是深入理解和掌握组合逻辑电路的设计原理和实验方法。
预期成果包括成功设计和实现一个具有特定功能的组合逻辑电路，并对其进行性能分析。
5.2技术和方法论实验将采用现代电子设计自动化（EDA）工具进行电路设计和仿真。
实验方法将包括理论分析、电路设计、仿真测试和性能评估。
5.3创新点和实际应用本实验的创新点在于探索新的设计方法和优化技术，以提高组合逻辑电路的性能和效率。
实验成果将有望应用于实际电子产品的设计和开发，特别是在需要高性能和低功耗的场合。
组合电路实验报告总结(3篇)
第1篇一、实验背景组合逻辑电路是数字电路的基础，它由各种基本的逻辑门电路组成，如与门、或门、非门等。
本实验旨在通过组装和测试组合逻辑电路，加深对组合逻辑电路原理的理解，并掌握基本的实验技能。
二、实验目的1. 理解组合逻辑电路的基本原理和组成。
2. 掌握基本的逻辑门电路的连接方法。
3. 学会使用万用表等实验工具进行电路测试。
4. 提高动手能力和实验设计能力。
三、实验内容1. 组合逻辑电路的组装实验中，我们组装了以下几种组合逻辑电路：（1）半加器：由一个与门和一个或门组成，实现两个一位二进制数的加法运算。
（2）全加器：由两个与门、一个或门和一个异或门组成，实现两个一位二进制数及来自低位进位信号的加法运算。
（3）编码器：将一组输入信号转换为二进制代码输出。
（4）译码器：将二进制代码转换为相应的输出信号。
2. 组合逻辑电路的测试使用万用表对组装好的电路进行测试，验证电路的逻辑功能是否正确。
3. 电路故障排除通过观察电路的输入输出波形，找出电路故障的原因，并进行相应的修复。
四、实验过程1. 组装电路按照实验指导书的要求，将各种逻辑门电路按照电路图连接起来。
注意连接时要注意信号的流向和电平的高低。
2. 测试电路使用万用表测试电路的输入输出波形，验证电路的逻辑功能是否正确。
3. 故障排除通过观察电路的输入输出波形，找出电路故障的原因。
例如，如果输入信号为高电平，但输出信号为低电平，可能是与非门输入端短路或者输出端开路。
五、实验结果与分析1. 半加器通过测试，发现半加器的输出波形符合预期，即当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
2. 全加器通过测试，发现全加器的输出波形符合预期，即当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
3. 编码器通过测试，发现编码器的输出波形符合预期，即当输入信号为高电平时，对应的输出端为低电平；当输入信号为低电平时，对应的输出端为高电平。
4. 译码器通过测试，发现译码器的输出波形符合预期，即当输入信号为高电平时，对应的输出端为低电平；当输入信号为低电平时，对应的输出端为高电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
c
d
h
共阳极 COM
数码管内部结构和外管脚排列
e d COM c h
四.实验内容
1. 测试双2-4线译码器74LS139和3-8线译码器74LS138的逻辑功能：
（1） 74LS139的 G 、A1、A0分别由逻辑开关控制，Y 0 ~ Y 3 接 LED发光二极
管显示输出状态，以此测试 74LS139 的逻辑功能，自行列表记录实验结果
要求：写出设计过程，画出设计电路，测试逻辑功能， 并自行列表记录实验结果。
实验三
五.实验预习
组合逻辑电路二
预习： (1)复习译码器/数据分配器的工作原理和特点。
(2)复习译码器/数据分配器的应用方法。
(3)复习译码器的扩展使用及设计方法。
实验三
六.实格和分析实验数据。 2.总结用集成电路进行各种扩展应用的方法。 3.比较使用门电路组成组合电路和应用专用集成电路各有什么优缺点。
实验三 组合逻辑电路二
三. 实验原理
1、二进制译码器
如：2-4线译码器74LS139、 3-8线译码器74LS138 和 4-16线译码器74LS154。
若有 n 个输入变量， 则有 2n 个输出端。
每一个输出函数对应于 2n 个输入变量的最小项。
（1）3-8线译码器74LS138
16
1 A 0 V cc 2 A1 3 A2
0 0 1
74LS248 外引脚图
七段共阴译码器 74LS248 功能表
实验三 组合逻辑电路二
数码管按照内部发光二极管公共端的连接方法不 同，分为共阴数码管和共阳数码管，前者输入高 电平时亮，后者输入低电平时亮
ab cd e fgh
g f COM a b
共阴极 COM
abcde fgh
a
f gb
e
思考题：
(1)用两片3-8线译码器（74LS138），扩展成4—10线译码器？要求： 不需要另加门电路。
(2)采用1片3-8线译码器（74LS138），设计一个3—6线译码器。
(3)通过具体的设计体验后，你认为组合逻辑电路设计的关键点或关 键步骤是什么？
实验三 组合逻辑电路二
数据分配器：在译码器使能端输入数据信息，器件就成 为一个数据分配器，如图所示为74LS138构成的数据分配 器。
3－8线译码器CT74LS138作8路数据分配器 （a）输出原码接法 （b）输出反码接法
实验三 组合逻辑电路二
（2）双2-4线译码器74LS139
两个2-4线译码器通过级连扩展构成3-8线译码器。 若要通过译码器实现非全译码（即某些最小项不予输 出），将地址端的输入通过逻辑门控制使能端，即可实现。
（2） 74LS139的 ST A,STB,STC,A 2,A 1,A 0 通过逻辑开关控制，使用LED
观察译码器 Y 0 ~ Y 7
的输出状态，以此测试74LS138的逻辑功能，列表
记录实验结果；
2. 数据分配器
（1）在STA 输入数据1Hz的连续脉冲作为数据信息，逻辑开关控制使
STBSTC0 ，用LED观察1Hz连续脉冲和Y 0 ~ Y 7 的状态，列表记录，
.
.
. .. .
.
.
15 1 X 1 1 1 1 1 0 0 0 0 0 0 0
1
B
234 56
C L T B I/R B OR B I D
7
A
灭灯
8 灭零
G N D 灯测试
X 1 0
X 0 X
X 0 X
XXX 000 XX X
0(入)
0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
0 0 1
双2-4线译码器扩展实现3-8线译码
Y0 Y1 Y2 Y3
1Y0 1Y1 1Y2 1Y3
1 2
74LS139
1G 1A0 1A1
A0
A1
A2
&
Y4 Y5 Y6 Y7
2Y0 2Y1 2Y2 2Y3
1 2
74LS139
2G 2A0 2A1
CT74LS139实现三－六线译码
1G = A2 2G = A2 • A1
CT74LS139实现三－七线译码
1G = A2 2G = A2 + A1A0 = A2 • A1A0
实验三 组合逻辑电路二
2、七段译码器和数码管
数码管： 用以显示数字0~9或特定字符； 七段译码器：将8421BCD码转换为数码管0~9对应的特定二进制串，从而 显示相应的数字。也称4-7译码
VCC f
ga
bc
d
e
十进
输入
制或
BI/
输出
功能 LT RBI D C B A RBO a b c d e f g
16 15 14 13 12 11 10 9 0 1 1 0 0 0 0 1 1 1 1 1 1 1 0
1 1 X0001 1 0 1 1 0 0 0 0
. .. .
.
.
74LS248
. .. .
实验三 组合逻辑电路二
一. 实验目的
（1）掌握译码器和数据分配器的工作原理和应用。 （2）掌握显示译码器的工作原理。 （3）熟悉常用译码器、显示译码器的典型应用。
二. 实验仪器及器件
（1）实验设备：数字电路实验系统 （2）实验器件：TTL芯片74LS00、74LS139、74LS138、
共阴数码管各1片。
并分析数据分配的情况。
（2）令STA=1， S T B 或 S T C 输入1Hz连续脉冲，用LED观察1Hz连续脉冲和 Y 0 ~ Y 7 的状态分别测试其结果，列表记录，并分析数据分配情况。
四.实验内容
3．用逻辑开关作为译码输出信号a,b,c,d,e,f,g(段码)控制 数码管显示数字0-9，测试七段译码显示的过程，自行列表 记录实验结果。 4．采用双二-四线译码器（74LS139）和二输入端的与非门， 设计一个三-七线译码器，
6
S1 4 S 2A
5
S 2B G N D
8
Y 0 15
Y 1 14
13
Y2
12
Y3 Y 4 11 Y 5 10 Y6 9 Y7 7
3－8线译码器 74LS138引脚排列
实验三 组合逻辑电路二
其中，A2、A1、A0 为地址输入端， Y0 ~ Y7 为译码输出端， ST A , STB , STC 为使能端。