看门狗定时器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CPUCLKDIV CPU Clock CONRATEDIV
÷
控制逻辑及寄存器
÷ ÷
SAMPTIMEDIV
模拟多路器
AREFHI 比较器、电容器 以及电阻阵列
AVDD
AIN0 AIN1 AIN2 AIN3
采样及保 持电路
AREFLO
AVSS
通道选择
10位模数转换数据
整个转换时间 采样点 采样保持时间≥ 40s 转换周期， 13个时钟周期
噪声过滤器 I² INT C 仲裁器 I² EVT C 中断送CPU
DMA 同步事件
图 I2C总线模块内部框图
1．时钟产生 DSP时钟产生器从外部时钟源接收信号，产生I C输入
2
时钟信号。I2C输入时钟可以等于CPU时钟，也可以将 CPU时钟处以整数。在I2C模块内部，还要对这个输入 时钟进行两次分频，产生模块时钟和主时钟。
表8-37 I2C模块的寄存器
寄存器 I2CMDR I2CIER I2CSTR I2CISRC I2CPSC I2CCLKL I2CCLKH I2CSAR I2COAR I2CCNT I2CDRR I2CDXR I2CRSR I2CXSR I2CIVR I2CGPIO 说 明 包含 I2C 模块的控制位 使能或屏蔽 I2C 中断 用来判定中断是否发生，并可查询 I2C 的状态 用来判定产生中断的事件 用来对系统时钟分频以获得 12MHz 时钟 对主时钟分颁，产生低速传输频率 对主时钟分颁，产生低速传输频率 存放所要通信的从设备的地址 保存自己作为从设备的 7 位或 10 位地址 该寄存器被用来产生结束条件以结束传输 供 DSP 读取接收的数据 供 DSP 写发送的数据 DSP 无法访问 DSPF 无法访问 供 DSP 查询已经发生的中断 当 I2C 模块工作在通用 IO 模式下时，控制 SDA 和 SCL 引脚 功 能 I2C 模式寄存器 I2C 中断使能寄存器 I2C 中断状态寄存器 I2C 中断源寄存器 I2C 预定标寄存器 I2C 时钟分频低计数器 I2C 时钟分频高计数器 I2C 从地址寄存器 I2C 自身地址寄存器 I2C 数据计数寄存器 I2C 数据接收寄存器 I2C 数据发送寄存器 I2C 接收移位寄存器 I2C 发磅移位寄存器 I2C 中断向量寄存器 I2C 通用输入输出寄存器
生的时钟脉冲同步，而当一个字节已经发送后，如需要 DSP干预时（I2CSTR中XSMT=0），时钟脉冲被禁止， SCL信号保持为低。
主接收模式。I2C模块为主设备，从从设备接收数据。这 个模式只能从主发送模式进入，I2C模块必须首先发送一 个命令给从设备。主接收模式也支持7位和10位寻址模 式。当地址发送完后，数据线变为输入，时钟仍然由主 方产生。当一个字节传输完后需要DSP干预时，时钟保 持低电平。 从接收模式。I2C模块为从设备，从主设备接收数据。所 有设备开始时都处于这一模式。从接收模式的数据和时 钟都由主方产生，但可以在需要DSP干预时，使SCL信 号保持低。 从发送模式。I2C模块为从设备，向主设备发送数据。从 发送模式只能由从接收模式转化而来，当在从接收模式 下接收的地址与自己的地址相同时，并且读写位为1， 则进入从发送模式。从发送模式时钟由主设备产生，从 设备产生数据信号，但可以在需要DSP干预时使SCL信 号保持低。
C55x的I2C模块有如下特点：
兼容I2C总线标准。支持8位格式传输，支持7位和 10位寻址模式，支持多个主发送设备和从接收设备， I2C总线的数据传输率可以从10~400kb /s。 可以通过DMA完成读写操作。 可以用CPU完成读写操作和处理非法操作中断。
模块使能/关闭功能。
自由数据格式模式。
8 Data
1 ACK
1 P
图 位寻址数据格式（10位）
4．仲裁
如果在一条总线上有两个或两个以上主设备同时开始一 个主发送模式，这时就需要一个仲裁机制决定到底由谁 掌握总线的控制权。仲裁是通过串行数据线上竞争传输 的数据来进行判别的，总线上传输的串行数据流实际上 是一个二进制数，如果主设备传输的二进制数较小，则 仲裁器将优先权赋予这个主设备，没有被赋予优先仅的 设备则进入从接收模式，并同时将仲裁丧失标志置成1， 并产生仲裁丧失中断。当两上或两个以上主设备传送的 第一个字节相同，则将根据接下来的字节进行仲裁。
ADC不能工作于连续模式下。
每次开始转换前，DSP必须把ADC控制寄存器 （ADCCTL）的ADCSTART位置1，以启动模数 转换器转换。
当开始转换后，DSP必须通过查询ADC数据寄存 器（ADCDATA）的ADCBUSY位来确定采样是 否结束。 当ADCBUSY位从1变为0时，标志转换完成，采 样数据已经被存放在数模转换器的数据寄存器中。
ICCL CCH SCL引脚上 的主时钟
DSP输入时钟
÷
÷
去 I2C 总线
12C模块操作的 模块时钟
图 I2C模块的时钟图
2．工作模式
I2C模块有4种基本工作模式，即主发送模式、主接收
模式、从接收模式和从发送模式。
主发送模式。I2C模块为主设备，支持7位和10位寻址 模式。这时数据由主方送出，并且发送的数据同自己产
模块时钟频率由下式决定：
I 2 C输入时钟频率 模块时钟频率 IPSC 1
其中IPSC为分频系数，在预分频寄存器I2CPSC中 设置。只有当I2C模块处于复位状态（I2CMDR中的 IRS=0）时，才可以初始化预分频器。当IRS=1时， 事先定义的频率才有效。
主时钟频率由下式决定：
模块时钟频率 主时钟频率 (ICCL d) (ICCH d)
1 S百度文库
7 Slave address
1
1
8 Data
1 ACK
8 Data
1 ACK
1 P
R/ W ACK
图 位寻址数据格式（8位）
1 S
7 Slave address 1st Byte 1 1 1 1 0 X X X
1 R/ W
1 ACK
8 Slave address 2nd Byte
1 ACK
3．数据传输格式
I2C串行数据信号在时钟信号为低时改变，而在 时钟信号为高时进行判别，这时数据信号必须 保持稳定。当I2C总线处在空闲态转化到工作态 的过程中必须满足起始条件，即串行数据信号 SDA首先由高变低，之后时钟信号也由高变低； 当数据传输结束时，SDA首先由低变高，之后 时钟信号也由低变高标志数据传输结束。
总的转换时间
时间
图8-14 ADC转换时序图
下面的公式，表示ADC可编程时钟分频器之间的关系： ADC时钟 = (CPU时钟) / (CPUCLKDIV +1) ADC 转换时钟 = (ADC时钟) /(2×(CONVRATEDIV +1)) （必须等于或小于2MHZ） ADC采样保持时间 = (1/ (ADC时)) /(2×CONVRATEDIV +1+SAMPTIMEDIV))（必须大 于等于40）。 ADC总转换时间 = ADC采样保持时间+ (13×(1/( ADC 转换时钟)))
7．I2C模块的禁止与使能
I2C模块可以通过I2C模式寄存器ICMDR中的 复位使能位（IRS）使能或被禁止。
3 I2C寄存器
表列出I2C模块的寄存器，并简要地说明了它们的功 能。
各寄存器的详细使用说明见参考文献 [SPRU317B,TMS320C55x DSP Peripherals Reference Guide ] 。
I2C总线支持多个主设备模式，连接到I2C总线上的多 个设备都可以控制该I2C总线。 当多个主设备进行通信时，可以通过仲裁机制决定由 哪个主设备占用总线。 I2C模块由串行接口、DSP外设总线接口、时钟产生 和同步器、预定标器、噪声过滤器、仲裁器、中断和 DMA同步事件接口。
外设总线 ICXSR SDA ICRSR ICDRR 控制/状态寄存器 时钟同步器 SCL 预分频器 DMA ICDXR CPU
5．时钟同步
在正常状态下，只有一个主设备产生时钟信号，但 如果有两个或两个以上主设备进行仲裁，这时就需 要进行时钟同步。串行时钟线SCL具有线与的特性， 这意味着如果一个设备首先在SCL线上产生一个低 电平信号就将否决其他设备，这时其他设备的时钟 发生器也将被迫进入低电平。如果有设备仍处在低 电平，SCL信号也将保持低电平，这时其他结束低 电平状态设备必须等待SCL被释放后开始高电平状 态。通过这种方法时钟得到同步。
5.12 模数转换器（ADC）
在数字信号处理器的具体应用中，往往需要采集 一些模拟信号量，如电池电压、面板旋钮输入值 等，模数转换器就是用来将这些模拟量转化为数 字量来供DSP使用。 本节主要介绍TMS320VC5509A内部集成的10 位的连续逼近式模数转换器（ADC）。
1 ADC的结构和时序
ADC数据寄存器ADCDATA
位 字 段 数 值 ADC 转换标志位： 15 ADCBUSY 0 1 采样数据已存在 正在转换之中，在 ADCSTART 置为 1 后，ADCBUSY 变为 1，直到转换结束 数据通道选择： 000 14~12 CHSELECT 001 010 011 100~111 11~10 9~0 保留 ADCDATA AIN0 通道 AIN1 通道 AIN2 通道（BGA 封装） AIN3 通道（BGA 封装） 保留 保留，读时总为 0 存放 10 位 ADC 转换结果 说 明
2 ADC的寄存器
ADC的寄存器包括控制寄存器（ADCCTL）、数据 寄存器（ADCDATA）、时钟分频寄存器 （ADCCLKDIV）和时钟控制寄存器 （ADCCLKCTL）。
TMS320VC5509A的有关寄存器分别于表8-28至 表8-31。
ADC控制寄存器ADCCTL
位 字 段 数 值 转换开始位 15 ADCSTART 0 1 无效 转换开始。在转换结束后，如果 ADCStart 位不为高， ADC 自动进入关电模式 模拟输入通道选择 000 14~12 CHSELECT 001 010 011 100~111 11~0 保留 选择 AIN0 通道 选择 AIN1 通道 选择 AIN2 通道（BGA 封装） 选择 AIN3 通道（BGA 封装） 所有通道关闭 保留，读时总为 0 说 明
6．I2C模块的中断和DMA同步事件
I2C模块可以产生5种中断类型以方便CPU处理， 这5种类型分别是
仲裁丧失中断、无应答中断、寄存器访问就绪 中断、接收数据就绪中断和发送数据就绪中断。 DMA同步事件有两种类型
一种是DMA控制器从数据接收寄存器 ICDRR同步读取接收数据 另一种是向数据发送寄存器ICDXR同步写入 发送数据。
其中ICCL在寄存器I2CCLKL中设置，ICCH在寄存器 I2CCLKH中设置。d的值由IPSC决定，详见参考文献 [SPRU317B,TMS320C55x DSP Peripherals Reference Guide ]。
C55xDSP
I 2C 模块
IPSC 12C DSP时钟 输入时钟 产生器
5.9 I2C模块
I2C模块简介 I2C模块工作原理 I2C寄存器
1 I2C模块简介
C55x的I2C模块支持所有与I2C兼容的主从设备,可以收发
1～8 位数据。
V DD
上拉 电阻 串行数据SDA 串行时钟SCL
C55x I² C
I² C 控制器
I² C EPROM
C55x I² C
I2C总线以字节为单位进行处理，而对字节的 数量则没有限制。I2C总线传输的第一个字节 跟在数据起始之后，这个字节可以是7位从地 址加一个读写位，也可以是8位数据。当读写 位为1时，主方从设备读取数据；为0时，则向 所选从设备写数据。在应答模式下需要在每个 字节之后加一个应答位（ACK）。当使用10 位寻址模式时，所传的第一个字节由11110加 上地址的高两位和读写位组成，下一字节传输 剩余的8位地址。图8-20和图8-21分别给出8 位和10位寻址模式下的数据传输格式。
82 I2C模块工作原理
I2C总线使用一条串行数据线SDA和一条串行时钟线 SCL，这两条线都支持输入输出双向传输，在连接时 需要外接上拉电阻，当总线处于空闲状态时两条线都 处于高电平。 每一个连接到I2C总线上的设备（包括C55x芯片）都 有一个唯一的地址。每个设备是发送器还是接收器取 决于设备的功能。每个设备可以看作是主设备，也可 以看作是从设备。主设备在总线上初始化数据传输， 且产生传输所需要的时钟信号。在传输过程中，主设 备所寻址的设备就是从设备。
÷
控制逻辑及寄存器
÷ ÷
SAMPTIMEDIV
模拟多路器
AREFHI 比较器、电容器 以及电阻阵列
AVDD
AIN0 AIN1 AIN2 AIN3
采样及保 持电路
AREFLO
AVSS
通道选择
10位模数转换数据
整个转换时间 采样点 采样保持时间≥ 40s 转换周期， 13个时钟周期
噪声过滤器 I² INT C 仲裁器 I² EVT C 中断送CPU
DMA 同步事件
图 I2C总线模块内部框图
1．时钟产生 DSP时钟产生器从外部时钟源接收信号，产生I C输入
2
时钟信号。I2C输入时钟可以等于CPU时钟，也可以将 CPU时钟处以整数。在I2C模块内部，还要对这个输入 时钟进行两次分频，产生模块时钟和主时钟。
表8-37 I2C模块的寄存器
寄存器 I2CMDR I2CIER I2CSTR I2CISRC I2CPSC I2CCLKL I2CCLKH I2CSAR I2COAR I2CCNT I2CDRR I2CDXR I2CRSR I2CXSR I2CIVR I2CGPIO 说 明 包含 I2C 模块的控制位 使能或屏蔽 I2C 中断 用来判定中断是否发生，并可查询 I2C 的状态 用来判定产生中断的事件 用来对系统时钟分频以获得 12MHz 时钟 对主时钟分颁，产生低速传输频率 对主时钟分颁，产生低速传输频率 存放所要通信的从设备的地址 保存自己作为从设备的 7 位或 10 位地址 该寄存器被用来产生结束条件以结束传输 供 DSP 读取接收的数据 供 DSP 写发送的数据 DSP 无法访问 DSPF 无法访问 供 DSP 查询已经发生的中断 当 I2C 模块工作在通用 IO 模式下时，控制 SDA 和 SCL 引脚 功 能 I2C 模式寄存器 I2C 中断使能寄存器 I2C 中断状态寄存器 I2C 中断源寄存器 I2C 预定标寄存器 I2C 时钟分频低计数器 I2C 时钟分频高计数器 I2C 从地址寄存器 I2C 自身地址寄存器 I2C 数据计数寄存器 I2C 数据接收寄存器 I2C 数据发送寄存器 I2C 接收移位寄存器 I2C 发磅移位寄存器 I2C 中断向量寄存器 I2C 通用输入输出寄存器
生的时钟脉冲同步，而当一个字节已经发送后，如需要 DSP干预时（I2CSTR中XSMT=0），时钟脉冲被禁止， SCL信号保持为低。
主接收模式。I2C模块为主设备，从从设备接收数据。这 个模式只能从主发送模式进入，I2C模块必须首先发送一 个命令给从设备。主接收模式也支持7位和10位寻址模 式。当地址发送完后，数据线变为输入，时钟仍然由主 方产生。当一个字节传输完后需要DSP干预时，时钟保 持低电平。 从接收模式。I2C模块为从设备，从主设备接收数据。所 有设备开始时都处于这一模式。从接收模式的数据和时 钟都由主方产生，但可以在需要DSP干预时，使SCL信 号保持低。 从发送模式。I2C模块为从设备，向主设备发送数据。从 发送模式只能由从接收模式转化而来，当在从接收模式 下接收的地址与自己的地址相同时，并且读写位为1， 则进入从发送模式。从发送模式时钟由主设备产生，从 设备产生数据信号，但可以在需要DSP干预时使SCL信 号保持低。
C55x的I2C模块有如下特点：
兼容I2C总线标准。支持8位格式传输，支持7位和 10位寻址模式，支持多个主发送设备和从接收设备， I2C总线的数据传输率可以从10~400kb /s。 可以通过DMA完成读写操作。 可以用CPU完成读写操作和处理非法操作中断。
模块使能/关闭功能。
自由数据格式模式。
8 Data
1 ACK
1 P
图 位寻址数据格式（10位）
4．仲裁
如果在一条总线上有两个或两个以上主设备同时开始一 个主发送模式，这时就需要一个仲裁机制决定到底由谁 掌握总线的控制权。仲裁是通过串行数据线上竞争传输 的数据来进行判别的，总线上传输的串行数据流实际上 是一个二进制数，如果主设备传输的二进制数较小，则 仲裁器将优先权赋予这个主设备，没有被赋予优先仅的 设备则进入从接收模式，并同时将仲裁丧失标志置成1， 并产生仲裁丧失中断。当两上或两个以上主设备传送的 第一个字节相同，则将根据接下来的字节进行仲裁。
ADC不能工作于连续模式下。
每次开始转换前，DSP必须把ADC控制寄存器 （ADCCTL）的ADCSTART位置1，以启动模数 转换器转换。
当开始转换后，DSP必须通过查询ADC数据寄存 器（ADCDATA）的ADCBUSY位来确定采样是 否结束。 当ADCBUSY位从1变为0时，标志转换完成，采 样数据已经被存放在数模转换器的数据寄存器中。
ICCL CCH SCL引脚上 的主时钟
DSP输入时钟
÷
÷
去 I2C 总线
12C模块操作的 模块时钟
图 I2C模块的时钟图
2．工作模式
I2C模块有4种基本工作模式，即主发送模式、主接收
模式、从接收模式和从发送模式。
主发送模式。I2C模块为主设备，支持7位和10位寻址 模式。这时数据由主方送出，并且发送的数据同自己产
模块时钟频率由下式决定：
I 2 C输入时钟频率 模块时钟频率 IPSC 1
其中IPSC为分频系数，在预分频寄存器I2CPSC中 设置。只有当I2C模块处于复位状态（I2CMDR中的 IRS=0）时，才可以初始化预分频器。当IRS=1时， 事先定义的频率才有效。
主时钟频率由下式决定：
模块时钟频率 主时钟频率 (ICCL d) (ICCH d)
1 S百度文库
7 Slave address
1
1
8 Data
1 ACK
8 Data
1 ACK
1 P
R/ W ACK
图 位寻址数据格式（8位）
1 S
7 Slave address 1st Byte 1 1 1 1 0 X X X
1 R/ W
1 ACK
8 Slave address 2nd Byte
1 ACK
3．数据传输格式
I2C串行数据信号在时钟信号为低时改变，而在 时钟信号为高时进行判别，这时数据信号必须 保持稳定。当I2C总线处在空闲态转化到工作态 的过程中必须满足起始条件，即串行数据信号 SDA首先由高变低，之后时钟信号也由高变低； 当数据传输结束时，SDA首先由低变高，之后 时钟信号也由低变高标志数据传输结束。
总的转换时间
时间
图8-14 ADC转换时序图
下面的公式，表示ADC可编程时钟分频器之间的关系： ADC时钟 = (CPU时钟) / (CPUCLKDIV +1) ADC 转换时钟 = (ADC时钟) /(2×(CONVRATEDIV +1)) （必须等于或小于2MHZ） ADC采样保持时间 = (1/ (ADC时)) /(2×CONVRATEDIV +1+SAMPTIMEDIV))（必须大 于等于40）。 ADC总转换时间 = ADC采样保持时间+ (13×(1/( ADC 转换时钟)))
7．I2C模块的禁止与使能
I2C模块可以通过I2C模式寄存器ICMDR中的 复位使能位（IRS）使能或被禁止。
3 I2C寄存器
表列出I2C模块的寄存器，并简要地说明了它们的功 能。
各寄存器的详细使用说明见参考文献 [SPRU317B,TMS320C55x DSP Peripherals Reference Guide ] 。
I2C总线支持多个主设备模式，连接到I2C总线上的多 个设备都可以控制该I2C总线。 当多个主设备进行通信时，可以通过仲裁机制决定由 哪个主设备占用总线。 I2C模块由串行接口、DSP外设总线接口、时钟产生 和同步器、预定标器、噪声过滤器、仲裁器、中断和 DMA同步事件接口。
外设总线 ICXSR SDA ICRSR ICDRR 控制/状态寄存器 时钟同步器 SCL 预分频器 DMA ICDXR CPU
5．时钟同步
在正常状态下，只有一个主设备产生时钟信号，但 如果有两个或两个以上主设备进行仲裁，这时就需 要进行时钟同步。串行时钟线SCL具有线与的特性， 这意味着如果一个设备首先在SCL线上产生一个低 电平信号就将否决其他设备，这时其他设备的时钟 发生器也将被迫进入低电平。如果有设备仍处在低 电平，SCL信号也将保持低电平，这时其他结束低 电平状态设备必须等待SCL被释放后开始高电平状 态。通过这种方法时钟得到同步。
5.12 模数转换器（ADC）
在数字信号处理器的具体应用中，往往需要采集 一些模拟信号量，如电池电压、面板旋钮输入值 等，模数转换器就是用来将这些模拟量转化为数 字量来供DSP使用。 本节主要介绍TMS320VC5509A内部集成的10 位的连续逼近式模数转换器（ADC）。
1 ADC的结构和时序
ADC数据寄存器ADCDATA
位 字 段 数 值 ADC 转换标志位： 15 ADCBUSY 0 1 采样数据已存在 正在转换之中，在 ADCSTART 置为 1 后，ADCBUSY 变为 1，直到转换结束 数据通道选择： 000 14~12 CHSELECT 001 010 011 100~111 11~10 9~0 保留 ADCDATA AIN0 通道 AIN1 通道 AIN2 通道（BGA 封装） AIN3 通道（BGA 封装） 保留 保留，读时总为 0 存放 10 位 ADC 转换结果 说 明
2 ADC的寄存器
ADC的寄存器包括控制寄存器（ADCCTL）、数据 寄存器（ADCDATA）、时钟分频寄存器 （ADCCLKDIV）和时钟控制寄存器 （ADCCLKCTL）。
TMS320VC5509A的有关寄存器分别于表8-28至 表8-31。
ADC控制寄存器ADCCTL
位 字 段 数 值 转换开始位 15 ADCSTART 0 1 无效 转换开始。在转换结束后，如果 ADCStart 位不为高， ADC 自动进入关电模式 模拟输入通道选择 000 14~12 CHSELECT 001 010 011 100~111 11~0 保留 选择 AIN0 通道 选择 AIN1 通道 选择 AIN2 通道（BGA 封装） 选择 AIN3 通道（BGA 封装） 所有通道关闭 保留，读时总为 0 说 明
6．I2C模块的中断和DMA同步事件
I2C模块可以产生5种中断类型以方便CPU处理， 这5种类型分别是
仲裁丧失中断、无应答中断、寄存器访问就绪 中断、接收数据就绪中断和发送数据就绪中断。 DMA同步事件有两种类型
一种是DMA控制器从数据接收寄存器 ICDRR同步读取接收数据 另一种是向数据发送寄存器ICDXR同步写入 发送数据。
其中ICCL在寄存器I2CCLKL中设置，ICCH在寄存器 I2CCLKH中设置。d的值由IPSC决定，详见参考文献 [SPRU317B,TMS320C55x DSP Peripherals Reference Guide ]。
C55xDSP
I 2C 模块
IPSC 12C DSP时钟 输入时钟 产生器
5.9 I2C模块
I2C模块简介 I2C模块工作原理 I2C寄存器
1 I2C模块简介
C55x的I2C模块支持所有与I2C兼容的主从设备,可以收发
1～8 位数据。
V DD
上拉 电阻 串行数据SDA 串行时钟SCL
C55x I² C
I² C 控制器
I² C EPROM
C55x I² C
I2C总线以字节为单位进行处理，而对字节的 数量则没有限制。I2C总线传输的第一个字节 跟在数据起始之后，这个字节可以是7位从地 址加一个读写位，也可以是8位数据。当读写 位为1时，主方从设备读取数据；为0时，则向 所选从设备写数据。在应答模式下需要在每个 字节之后加一个应答位（ACK）。当使用10 位寻址模式时，所传的第一个字节由11110加 上地址的高两位和读写位组成，下一字节传输 剩余的8位地址。图8-20和图8-21分别给出8 位和10位寻址模式下的数据传输格式。
82 I2C模块工作原理
I2C总线使用一条串行数据线SDA和一条串行时钟线 SCL，这两条线都支持输入输出双向传输，在连接时 需要外接上拉电阻，当总线处于空闲状态时两条线都 处于高电平。 每一个连接到I2C总线上的设备（包括C55x芯片）都 有一个唯一的地址。每个设备是发送器还是接收器取 决于设备的功能。每个设备可以看作是主设备，也可 以看作是从设备。主设备在总线上初始化数据传输， 且产生传输所需要的时钟信号。在传输过程中，主设 备所寻址的设备就是从设备。