Quartus集成环境实验操作指南

1．新建一个工程
2．输入工程路径、工程文件名和顶层实体名（就是你要做的那个目标电路实体），本例为fa
3．设定FPGA 可编程器件的类别和型号，分别ACEX1K 和EP1K100QC208-3
4．新建VHDL 源文件，本例为fa 全加器
5．编辑源程序并保存
6．点击工具栏上的红色箭头按钮，开始编译
7．四个编译进度条都满（蓝色），编译结束
8．分配管脚，目的是把你建的实体端口和实验箱上的输入开关及输出灯对应的I/O 管脚号建立对应关系（输入开关、输出灯和I/O 脚的对应关系请查看学生实验指导PDF 文件）
9．分别双击To 列和Location 列的下拉框，为所有的输入输出端口选择I/O 号
10．分配好后不要忘了重新编译源文件！
11．点击工具栏上的programmer 按钮，进入下载界面
12．如果硬件没有配置（LPT1和COM1，若要下载编译好的sof 文件设置成LPT1），则需要配置
13．在列表框中编译好的fa.sof 文件对应的那一行，勾选Program/Configure
14．点start 开始下载（注意在下载前检查LPT1下载线是否插到实验箱上的JTAG 插头上，要插紧，实验箱电源是否打开）
看下载进度条，成功后，即可在实验箱做实验了，调节输入开关（实验箱最下面中间的SD0-SD15开关，按你管脚分配的情况来使用），从000-111，看全加器fa 的s 和co 对应的灯（实验箱上排中间偏左的A0-A15灯，按你管脚分配的情况来使用）逻辑是否正确。

15．另外，如果在实验中要修改顶层实体或修改FPGA 器件的类型和型号，点击工具栏上的settings 按钮，进入上图界面设置。

仿真步骤：
1．新建一个仿真波形文件
2． 双击上图Name 下的虚线框，弹出对话框
3． 按Node Finder 按钮
4．按List 按钮
5．按>>按钮，OK
6．拖动a 行一段（蓝色），点击左边工具栏的0或1，随便设置a 的值，用同样方法设置其他输入的值，给a,b,ci 输入8种组合
7．保存成fa.vwf 文件
8．产生网表
9．设置仿真
10．设置仿真类型为Functional ，输入为刚才建的那个fa.vwf 文件，OK
11．运行仿真
12．可以看到输入输出的逻辑关系，检查是否正确。