EDA部分习题答案.ppt
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
再使用。 INOUT：双向，端口既可以读也可以写。
7. （1）信号赋值有延时，变量没有； （2）信号的代入使用<=，变量的代入使用:=； （3）信号在实际的硬件当中有对应的连线，变量 没有；
（4）变量不能将信息带出对它做出定义的当前设 计单元，进程间的通信需通过信号。
（5）进程只对信号敏感。
（2）实体用于描述所设计的系统的外部接口信号，是可 视部分； （3）结构体用于描述系统内部的结构和行为，建立输入 和输出之间的关系，是不可视部分。
（4）配置说明语句主要用于以层次化的方式对特定的设 计实体进行元件例化，或是为实体选定某个特定的结构体。
3. 答：VHDL主要由常数、变量和信号三种数据对象。
答：常用硬件描述语言有VHDL、Verilog和ABEL 语言。目前被IEEE采用的有VHDL、Verilog。
特点： （1）VHDL具有很强的行为描述能力。
(2ຫໍສະໝຸດ Baidu VHDL具有丰富的仿真语句和库函数。
（3）VHDL具有类属描述语句和子程序调用功能。
5. 什么叫综合，一般综合应包含哪些过程？ 答：综合是指将HDL语言、原理图等设计输入翻
（3）信号是描述硬件系统的基本数据对象，它类 似于连接线。信号可以作为设计实体中并行语句模 块间的信息交流通道。 信号的定义格式如下：
SIGNAL 信号名： 数据类型﹕=初始值；
信号的使用和定义范围是实体、结构体和程序包。
在进程和子程序中不允许定义信号。
5. BUFFER：输出，输出的信号可以引回内部
译成基本逻辑单元组成的互联的网表文件或程序。 综合的过程包括路径和资源优化。
第2章
2. 答：一个相对完整的VHDL程序通常包含实体
(Entity)、结构体(Architecture)、配置 (Configuration)、程序包(Package)和库(Library)5 个部分。
（1）程序包存放各个设计模块共享的数据类型、常数 和子程序等；库是专门存放预编译程序包的地方。
第1章
3. 简述用EDA技术设计电路的流程。
答：EDA技术设计电路的流程如下： （1）设计准备； （2）设计输入，包括原理图、硬件描述语言、波 形图； （3）设计处理，包括优化和综合、适配和分割、 布局和布线； （4）功能或时序仿真； （5） 器件编程、器件测试。
4. 常用的硬件描述语言有那几种？目前被IEEE采纳 的有几种？VHDL有哪些特点？
（1）常量是一个恒定不变的值，一旦作了数据类 型的赋值定义后，在程序中不能再改变，具有全局 意义。
常量的定义形式如下： CONSTANT 常量名：数据类型﹕=表达式；
（2）变量是一个局部量，只能在进程和子程序中 使用。
变量不能将信息带出对它作出定义的当前设计单 元。
变量的赋值是一种理想化的数据传输，是立即发 生，不存在任何延时的行为。
7. （1）信号赋值有延时，变量没有； （2）信号的代入使用<=，变量的代入使用:=； （3）信号在实际的硬件当中有对应的连线，变量 没有；
（4）变量不能将信息带出对它做出定义的当前设 计单元，进程间的通信需通过信号。
（5）进程只对信号敏感。
（2）实体用于描述所设计的系统的外部接口信号，是可 视部分； （3）结构体用于描述系统内部的结构和行为，建立输入 和输出之间的关系，是不可视部分。
（4）配置说明语句主要用于以层次化的方式对特定的设 计实体进行元件例化，或是为实体选定某个特定的结构体。
3. 答：VHDL主要由常数、变量和信号三种数据对象。
答：常用硬件描述语言有VHDL、Verilog和ABEL 语言。目前被IEEE采用的有VHDL、Verilog。
特点： （1）VHDL具有很强的行为描述能力。
(2ຫໍສະໝຸດ Baidu VHDL具有丰富的仿真语句和库函数。
（3）VHDL具有类属描述语句和子程序调用功能。
5. 什么叫综合，一般综合应包含哪些过程？ 答：综合是指将HDL语言、原理图等设计输入翻
（3）信号是描述硬件系统的基本数据对象，它类 似于连接线。信号可以作为设计实体中并行语句模 块间的信息交流通道。 信号的定义格式如下：
SIGNAL 信号名： 数据类型﹕=初始值；
信号的使用和定义范围是实体、结构体和程序包。
在进程和子程序中不允许定义信号。
5. BUFFER：输出，输出的信号可以引回内部
译成基本逻辑单元组成的互联的网表文件或程序。 综合的过程包括路径和资源优化。
第2章
2. 答：一个相对完整的VHDL程序通常包含实体
(Entity)、结构体(Architecture)、配置 (Configuration)、程序包(Package)和库(Library)5 个部分。
（1）程序包存放各个设计模块共享的数据类型、常数 和子程序等；库是专门存放预编译程序包的地方。
第1章
3. 简述用EDA技术设计电路的流程。
答：EDA技术设计电路的流程如下： （1）设计准备； （2）设计输入，包括原理图、硬件描述语言、波 形图； （3）设计处理，包括优化和综合、适配和分割、 布局和布线； （4）功能或时序仿真； （5） 器件编程、器件测试。
4. 常用的硬件描述语言有那几种？目前被IEEE采纳 的有几种？VHDL有哪些特点？
（1）常量是一个恒定不变的值，一旦作了数据类 型的赋值定义后，在程序中不能再改变，具有全局 意义。
常量的定义形式如下： CONSTANT 常量名：数据类型﹕=表达式；
（2）变量是一个局部量，只能在进程和子程序中 使用。
变量不能将信息带出对它作出定义的当前设计单 元。
变量的赋值是一种理想化的数据传输，是立即发 生，不存在任何延时的行为。