第五章 触发器的逻辑功能及其描述方法 2
合集下载
数字电路触发器详解
广东工业大学 自动化学院
解：
[例] 试对应输入波形画出下图中 Q 端波形。假设触发器的初态为“0”。
Q
CLK
R
Q
Q
S
0
0
1
0
0
0
0
1
CLK = 0 时， 触发器状态不变。
CLK = 1 时，触发器根据 S、R 取值翻转。
只在CLK= 1期间接受输入信号
5.3 电平触发的触发器
本章的重点: 1.各种电路结构的触发器所具有的特点； 2.触发器逻辑功能的分类和触发器逻辑功能的描述方法。 3.要注意区分触发器的电路结构和逻辑功能这两个不同的概念。
5.1 概述
广东工业大学 自动化学院
一、触发器的特点
(1)有两个稳定状态(简称稳态)，用来表示逻辑 0 和 1。
异步置1端
异步置0端
小圆圈表示低电平有效
5.3 电平触发的触发器
广东工业大学 自动化学院
[例] 试对应输入波形画出下图中 Q 端波形。
R'D
CLK
R
Q'
Q
1S
S
C1
CLK
R
1R
R
S
VCC
R'D
S
解：
原态未知
Q
VCC
R'D
R'D
0
0
1
0
0
0
0
1
异步置0
5.3 电平触发的触发器
广东工业大学 自动化学院
0
0
0
0
广东工业大学 自动化学院
动作特点 直接控制：输入信号直接加在输出门上，在输入信号全部作用时间内，都能直接改变输出端的状态（即只要有输入信号，就能作用于电路)。故又称该电路为直接复位、置位锁存器。
描述触发器的逻辑功能的方法有
描述触发器的逻辑功能的方法有触发器是数据库中的一个重要概念，它具有逻辑功能，可以在特定事件发生时自动执行相应的操作。
触发器可以用于确保数据库的完整性、约束条件的执行以及触发特定的业务逻辑等。
本文将详细介绍触发器的逻辑功能，并从创建触发器到触发器的应用等方面进行阐述。
首先，触发器的逻辑功能主要包括以下几个方面：1. 数据完整性：在数据库系统中，我们希望数据的完整性得到保证，以避免数据异常和错误。
触发器可以用于实现数据完整性的约束条件。
比如，当插入、更新或删除某条数据时，可以通过触发器来强制执行一些条件，确保数据的完整性。
例如，我们可以创建一个触发器，监测在向某个表中插入数据时是否满足某些条件，如果不满足，则禁止插入操作。
2. 约束条件的执行：数据库系统中的约束条件是一组用于描述数据合法性的规则。
通过使用触发器，我们可以在数据发生变化时，自动执行约束条件。
比如，在某个表中创建了一个唯一性约束，防止重复数据的插入。
在插入或更新数据时，触发器可以检查是否违反唯一性约束条件，如果违反，则拒绝操作。
3. 触发特定的业务逻辑：触发器还可以用于触发特定的业务逻辑。
比如，当插入某个表的数据时，触发器可以根据插入的数据自动执行一些计算操作，计算出一些相关的结果，并将计算结果存储到其他表中。
这样，我们可以在触发器中实现业务逻辑的自动计算，提高数据处理的效率和准确性。
接下来，让我们来看看如何创建触发器及其使用方法。
创建触发器的基本语法如下：CREATE TRIGGER trigger_name{BEFORE AFTER} {INSERT UPDATE DELETE}ON table_nameFOR EACH ROWBEGIN触发器的执行逻辑END其中，`trigger_name` 是触发器的名称，`BEFORE` 或`AFTER` 表示触发器执行的时机，`INSERT`、`UPDATE` 和`DELETE` 表示触发器所绑定的事件类型，`table_name` 是触发器关联的表名。
高二物理竞赛课件电路触发器的逻辑功能及其描述方法
1. SR触发器
• 状态转换图
S R Q Q*
0 00 0 0 01 1 1 00 1 1 01 1 0 10 0 0 11 0 1 1 0 1* 1 1 1 1*
触发器的逻辑功能及其描述方法
2. JK触发器
• 特性表 • 特性方程 Q* JQ KQ • 状态转换图
J K Q Q*
0 00 0 0 01 1 1 00 1 1 01 1 0 10 0 0 11 0 1 10 1 1 11 0
不同逻辑功能的触发器之间的转换
JK→SR触发器
JK→T触发器
触发器的逻辑功能及其描述方法
二、 触发器的电路结构和逻辑功能、触发方式的关系
逻辑功能：
是 Q* 与输入及 Q 在CLK作用后稳态之间的关系
（RS, JK, D, T）
同一种触发方式的触发器 可有不同的逻辑功能
相同逻辑功能的触发器可 有不同的触发方式
f 1 1.43 T1 T2 (RA RB )C
q(% )
RA RA RB
100%
555定时器及其应用
3. 用555接成多谐触发器
v 工作波形
电路触发器的逻辑功能及其描 述方法
电路触发器的逻辑功能及其描述方 法
一、触发器按逻辑功能的分类
时钟控制的触发器中，由于输入方式不 同（单端、双端输入）、次态（Q * ）随输入 变化的规则不同，所以它们的逻辑功能也不完 全一样。
按照逻辑功能的不同特点，通常将时钟 控制的触发器分为RS触发器、JK触发器、T 触发器和D触发器等几种类型。
电路结构形式： 具有不同的动作特点（转换状态的动态过程） （电平，脉冲，边沿）
555定时器及其应用
3. 用555接成多谐触发器
第五章 触发器
图5.5.2 带异步置位、复位端的CMOS边沿触发器
CMOS边沿触发器的特性表
CP
D
Q
n
Q n 1
0 0
0
0 0
1
0
1 1
1 1
1
(4-33)
二、维持阻塞触发器 1、阻塞RS触发器
S
①置1 维持 线
1
0
S’
& G5 0 1
③置0 阻塞线
&
G3 L1 L2
1 0 1
& G1
Q 0 1
§5.3 电平触发的触发器
一、电路结构及工作原理
（1）CP=0，状态不变。
（2）CP=1，工作，同SR锁存器一样约束条件为：SR=0。
电平触发RS触发器的特性表
*CP回到低电平后状态不定 在使用电平触发RS触发器的过程中，有时还需要CP信号到 来之前将触发器预先置成指定的状态，为此在实用的电平触发 RS触发器电路上往往还设置有专门异步置位输入端和异步复位 输入端，如下页图：1717
1
1 0
1 0
01 10
0 1 0 1
设触发器的初始状态Q=0。
CP=0：基本RS触发器的状态通过A，A’得以保持。
CP变为高电平以后：门 B，B’ 首先解除封锁，若此时输入 为J=1，K=0，则P=0，P’=1 ，…状 态无影响。 CP下降沿到达时：门 B，B’ 首先封锁，P，P’ 的电平不会立
第五章 触发器
§5.1 概述 §5.2 SR锁存器 §5.3 电平触发的触发器
§5.4 脉冲触发的触发器
§5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法
5第五节 触发器的逻辑功能及其描述方法
11
上页
下页
返回
第五节 触发器的逻辑功能及其描述方法
同样是维持阻塞结构电路，既可以做成 触发器和 同样是维持阻塞结构电路，既可以做成SR触发器和 D触发器，也可以做成下图所示的 触发器。 触发器， 触发器。 触发器 也可以做成下图所示的JK触发器
Q
CLK
Q′
K J
维持阻塞结构JK触发器（74LS109）的电路 维持阻塞结构 触发器（ ） 触发器
上页 下页 返回
10
第五节 触发器的逻辑功能及其描述方法
二、触发器的电路结构和逻辑功能、 触发方式的关系
1. 电路结构和逻辑功能 触发器的逻辑功能 电路结构形式是两个不同的概念， 触发器的逻辑功能和电路结构形式是两个不同的概念， 逻辑功能和 是两个不同的概念 触发器的电路结构和逻辑功能之间不存在固定的对应 关系。 关系。 同一种逻辑功能的触发器可以用不同的电路结构实现， 同一种逻辑功能的触发器可以用不同的电路结构实现， 同一种电路结构形式可以做成不同逻辑功能的触发器。 同一种电路结构形式可以做成不同逻辑功能的触发器。
特性方程
2
′ Q* = S + RQ （约束条件） SR = 0 约束条件）
上页 下页 返回
第五节 触发器的逻辑功能及其描述方法
RS触发器输入、输出波形图 RS触发器输入、 触发器输入
S′
R′
Q
Q′
3
上页
下页
返回
第五节 触发器的逻辑功能及其描述方法
2. JK触发器 JK触发器 凡在时钟信号作用下， 凡在时钟信号作用下， 逻辑功能符合以下特性表所规定的逻辑功能者， 逻辑功能符合以下特性表所规定的逻辑功能者， 叫做JK触发器 叫做JK触发器。 触发器。
第5章-触发器
JK 00 01 10 11
Qn+1 Qn 0 1 Qn
CP
在CP上升沿时,接受J、K 信息,Q不变化
在CP下降沿时,根据接受 到旳J、K信息，Q变化
主从型J－K触发器工作波形图举例
J K Qn+1
CP
0 0 Qn
01 0
J
10 1
1 1 Qn
K
CP
接受JK 信号
Q Q状态 转变
0
置1 清0 翻转 翻转
2、触发器功能表
CP R S Q n+1 1 0 0 Qn 1 01 1
阐明 保持 置1
1 1 0 0 清0
&
&
1 1 1 不定 防止
R
R、S
控制端
CP
S
CP: 时钟脉冲
(Clock Pulse)
0 Qn 保持
3、逻辑符号
Q
Q
R
S
R CP S
4、特征方程
Qn+1=S+RQn SR=0（约束条件）
• 主从触发器旳特点 由两个触发器构成（主触发器和从触发器） 触发方式：主从触发方式（上升沿接受，下降沿触发）
5.4.1 主从RS触发器
1、构造：两个同步RS触发器构成，主从两触发器时钟脉冲反相 2、原理：CP：主触发器输入暂存，CP：从触发器封锁，保持原 状态；时钟后沿出现后从触发器接受主触发器信号而主触发器被 封锁。 3、优点：防止空翻现象 4、缺陷：CP高电平期间受R、S变化旳影响会造成误动作
指R、S从01或10变成11时,输出端状态不变
R-S触发器真值表
Q 1
&
01 RD
Q 1
第5章 触发器
Q=1时，CP=1期间，主触置0，CP=0后，从触置0。
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
第五章触发器ppt课件
入 信 号 之 后 所
10
次态Qn+1的卡诺图
S Qn
R
00 01 11 10
0× × 0
0
11 1 1 0
特性方程
Qn1 (S ) S RQn
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
11
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
跳变
27
存在问题：时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻 转一次以上。
C Q=S Q=R
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
克服办法：采用 JK 触发器或 D 触发器
28
1、电路结构
Q
& RD
&
D触发器
Q
& SD
&
2、功能表
CP D Q n+1 1 00
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能
保存下来，即具有记忆功能。
1
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
CLK S R Q Q *
X X X X Qn
0 00 0
0 01 1
1 00 1
10
次态Qn+1的卡诺图
S Qn
R
00 01 11 10
0× × 0
0
11 1 1 0
特性方程
Qn1 (S ) S RQn
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
11
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
跳变
27
存在问题：时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻 转一次以上。
C Q=S Q=R
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
克服办法：采用 JK 触发器或 D 触发器
28
1、电路结构
Q
& RD
&
D触发器
Q
& SD
&
2、功能表
CP D Q n+1 1 00
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能
保存下来，即具有记忆功能。
1
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
CLK S R Q Q *
X X X X Qn
0 00 0
0 01 1
1 00 1
触发器的逻辑功能及其描述方法
S CI R
0
S
R
0 1 0 CP
3) 主从SR触发器·特征表
CP
S
R Qn Qn+1
功能
×
×
××
Qn
Q n1 Q n 保持
0
0
0
0
Q n1 Q n 保持
0
0
1
1
0
1
0
0
Q n1 0 置 0
0
1
1
0
1
0
0
1
Q n1 1 置 1
1
0
1
1
1
1
0 不定
1
1
1 不定
不允许
主从SR触发器真值表 （只在CP从1变为0时有效）
G1 &
& G2
G3 & 从触发器 & G4 CP
Qm
Qm
G5 &
& G6 1 G9
G7 & 主触发器 & G8
S
R CP
1) 电路构造 从触发器
主触发器
Q
Q
Q
Q
F从
S CI R
CP
Q
Q
F主
S CI R
S
R
CP
互补时 钟控制 主、从 触发器 不能同 步翻转
1
2) 工作原理
Q
Q
CP=1时 F从封锁
R=1时， 将使触发器 置“1”或称 为置位。
触发器保持
“1”态不
1 Q变
Q0
1.
.0
& G1
& G2
0 S0
1 R1
触发器的逻辑功能
上一页 下一页 返回
项目一 初步认识Protel 99 SE
• 任务一：创建设计数据库及设计文件 • 任务二：如何在protel99 se中进行文件
变化与控制输入之间的关系，也称状态转换图。SR触发器的 状态图如图5-7所示。 状态图中的一个圆圈代表触发器的一个状态，对一个SR触发 器来说，它只有“0”、“1”两个状态，因此状态图中只有 二个圆圈。即“0”表示Qn+1=0状态，“1”表示Qn+1=1状 态；状态图中的弧线表示状态变化的方向，箭头所指的状态 为次态，没有箭头的一端状态为初态，弧线上标明了控制输 入S和R应有的取值，实际上状态图以图形的形式表示了触发 器的激励表。
状态S D均保持R“D 0”状态。
当 =1、 =0时，不管触发器原来为什么状态，触发器
状态均保持“1”状态。
下一页 返回
5.2 基本触发器
当 S D =0、RD =0时，因此门1、门2输出“1”，但在S D R、D
同时回到“1”以后，基本触发器的新状态要看G1、G2门翻
转的速度谁快谁慢，从逻辑关系来说是不能确定的，因此在 正常工作时输入信号应遵守S D + RD =1的约束条件，亦即 不允许输入 S D = RD =0的信号。 将上述逻辑关系列出真值表，就得到表5-1。其中，触发器 新的状态（也叫做次态），不仅与输入状态有关，而且还与 触发器原来的状态（也叫初态）有关，所以把也作为一个输 入变量列入了真值表，并将称作状态变量，把这种含有状态 变量的真值表叫做触发器的功能真值表（或称为特性表）。 表中的、上加非号是因为输入信号在低电平起作用。
因此，同步式JK触发器和T型触发器是根本不能使用的，而 同步式D触发器和SR触发器只有在CP=1期间时，D输入或 SR输入状态不变时才能使用。
项目一 初步认识Protel 99 SE
• 任务一：创建设计数据库及设计文件 • 任务二：如何在protel99 se中进行文件
变化与控制输入之间的关系，也称状态转换图。SR触发器的 状态图如图5-7所示。 状态图中的一个圆圈代表触发器的一个状态，对一个SR触发 器来说，它只有“0”、“1”两个状态，因此状态图中只有 二个圆圈。即“0”表示Qn+1=0状态，“1”表示Qn+1=1状 态；状态图中的弧线表示状态变化的方向，箭头所指的状态 为次态，没有箭头的一端状态为初态，弧线上标明了控制输 入S和R应有的取值，实际上状态图以图形的形式表示了触发 器的激励表。
状态S D均保持R“D 0”状态。
当 =1、 =0时，不管触发器原来为什么状态，触发器
状态均保持“1”状态。
下一页 返回
5.2 基本触发器
当 S D =0、RD =0时，因此门1、门2输出“1”，但在S D R、D
同时回到“1”以后，基本触发器的新状态要看G1、G2门翻
转的速度谁快谁慢，从逻辑关系来说是不能确定的，因此在 正常工作时输入信号应遵守S D + RD =1的约束条件，亦即 不允许输入 S D = RD =0的信号。 将上述逻辑关系列出真值表，就得到表5-1。其中，触发器 新的状态（也叫做次态），不仅与输入状态有关，而且还与 触发器原来的状态（也叫初态）有关，所以把也作为一个输 入变量列入了真值表，并将称作状态变量，把这种含有状态 变量的真值表叫做触发器的功能真值表（或称为特性表）。 表中的、上加非号是因为输入信号在低电平起作用。
因此，同步式JK触发器和T型触发器是根本不能使用的，而 同步式D触发器和SR触发器只有在CP=1期间时，D输入或 SR输入状态不变时才能使用。
数字电子技术基础第五章-触发器
CLS KRQQ*
0X X 0 0 0X X 1 1 10 0 0 0 10 0 1 1 10 1 0 0 10 1 1 0 11 0 0 1 11 0 1 1 1 1 1 0 1* 1 1 1 1 1*
《数字电子技术基础》第五版
5.3 电平触发的触发器
一、基本SR触发器的电路结构与工作原理
CLS KRQQ*
主从JK电路结构与工作原理
在CLK高电平期间，主触发器只翻转一次
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X X X Q*
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X XX Q
《数字电子技术基础》第五版
第五章 触发器
5.1 概述
Flip-flop
一、触发器
能够存储一位二值信息的基本电路单元。
二、触发器特点： 1.保持 2.更新
《数字电子技术基础》第五版
三、触发器分类：
按逻辑功能分：SR触发器、D触发器、 JK触发器、T触发器。
按触发方式分：电平触发方式、脉冲触发方式 及边沿触发方式。
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X XX Q
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
工作原理
《数字电子术基础》第五版
CLS KRQQ*
触发器详细
J CP K (a) 逻辑电路
二、逻辑功能
J CP K (b) 曾用符号
J CP K (c) 国标符号
0 0
1 1
CP=0时，状态不变。
1
1
0
00
1 1 CP=1时， J=K=0，状态不变。
1 1
0
1 0
0 1
1 0 CP=1时， J=1，K=0，置1态。
0
1
1
1
0
01
0
1 CP=1时，
J=0，K=1，置0态。
J和K，R和S是对 称的关系。
Qn+1=D
（４）边沿J-K触发器
或SQn+RQn
触发方式不同，逻辑功能与主从J-K触发器的相同。
触发器是数字电路的极其重要的基本单元。触发器有两个 稳定状态，在外界信号作用下，可以从一个稳态转变为另一个 稳态；无外界信号作用时状态保持不变。因此，触发器可以作 为二进制存储单元使用。
（2）真值表
CP=1， S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф
（3）特征方程
Qn 1
S
RQ n
SR 0
约束条件，不 能同时为1
钟控R-S触发器真值表
R
S
Qn+1
0
0
Qn
011
100
11Ф
（4）时钟控制R-S触发器逻辑功能波形图
（三）状态转换图与特征方程
（１）状态转换图
真值表
KJ
00 10 01 11
Qn+1
Qn 0 1 Q
触发器的逻辑功能及其描述方法课件
01
02
03
通信领域
随着通信技术的发展，触 发器在通信领域的应用越 来越广泛，如信号处理、 调制解调等。
自动化控制领域
随着自动化技术的普及， 触发器在自动化控制领域 的应用也越来越广泛，如 工业控制、智能家居等。
计算机硬件领域
计算机硬件的快速发展， 触发器在计算机硬件领域 的应用也越来越广泛，如 内存管理、总线控制等。
触发器是与表相关联的数据库对象，当满足特定条件时，会自动 执行预定义的操作。
触发器的作用
保证数据完整性
触发器可以用于实现数据完整性约束，确保数据的 准确性和一致性。
自动处理业务逻辑
触发器可以在数据修改时自动执行，实现复杂的业 务逻辑处理。
维护历史数据
触发器可以用于维护历史数据，记录数据修改前后 的状态，以便于跟踪和审计。
触发器的逻辑功能和性能指标 对计算机的运算速度、数据存 储容量和可靠性具有重要影响 。
05
触发器的实现方式
基于硬件的实现方式
80%
硬件描述语言
使用硬件描述语言（如VHDL或 Verilog）来描述触发器的逻辑功 能，并通过合成工具将其转换为 实际的硬件电路。
100%
逻辑门实现
将触发器的逻辑功能通过与门、 或门、非门等基本逻辑门来实现 。
02
触发器的逻辑功能
触发器的输入输出关系
01
触发器的输入输出关系是逻辑函 数的一种实现方式，它描述了触 发器在给定输入条件下，会产生 何种输出状态。
02
触发器的输入输出关系可以用真 值表、逻辑表达式、波形图等形 式进行描述。
触发器的逻辑运算
触发器支持的基本逻辑运算包括与（AND）、或（OR）、 非（NOT）等。
数电第五章触发器
例5.3.1 对于同步SR触发器，电路、时钟及输入端波形如图 5.3.3所示，若Q ＝0 ，试画出Q和 Q 的波形 。 5.3 电平触发的触发器 解：输出波形如图5.3.3所示 图5.3.3
5.3 电平触发的触发器
例5.3.2电路如图5.3.4所示，已知S、R、RD和CLK的 波形,且SD=1,试画出Q和Q 的波形。
注：在有些集成触发器中， 输入端J和K不止一个，这 些输入端是与的关系。如图 5.4.6为其逻辑符号图。
分两步动作：第一步在CLK ＝1时，主触发器受输入信 号控制，从触发器保持原态； 第二步在CLK 到达后，从 触发器按主触发器状态翻转， 故触发器输出状态只能改变 一次；
主从JK触发器在CLK＝1期 间，主触发器只可能翻转一 次，因为收到反馈回来的输 出端的影响，故在CLK＝1 期间若输入发生变化时，要 找出CLK 来到前的Q 状 态，决定Q*
点 ， 在 基
、 逻 辑 功
， 介 绍 触
SR
分 －
各 类 触 发
的触的本
描发功章
述电能重
等平表点 。、、是
状逻各 态辑触 方符发 程号器
、
本章的内容
1
概述
2
SR锁存器
3
电平触发的触发器
4
脉冲触发的触发器
5
边沿触发的触发器
6
五． 触发器的逻辑
功能及其描述
方法 5.7 触发器的
动态特性
1.触发器：
1 1 1 1 1*
5.3 电平触发的触发器
在某些应用场合，有时需要在时钟CLK到来之前，先将
触发器预置成制定状态，故实际的同步SR触发器设置了异步
置位端S D和异步复位端R D，其电路及图形符号如图5.3.2
数字技术电路课件第五章 触发器
5.2
一、 主从RS触发器 1．电路结构
主从触发器
Q Q
由两级同步RS触
发器串联组成。 G1～G4组成从触 发器，G5～G8组 成主触发器。 CP 与CP’互补， 使两个触发器工
CP Q ┌ Q ┌
从 G1 & 触 发 器 G 3 & & G2
&
G4
1R C1 1S
Q' G5 & 主 触 发 器 G7 & R &
知输入R、S的波形图，画出两输出端的波形图。 解： 由表 5.1.1 知，当 R、 S都为 高电平时，触发器保持原状 态不变；当S 变低电平时， 触发器翻转为1状态；当R 变低电平时，触发器翻转为 0 状态；不允许 R 、 S 同时为 低电平。
R S
Q Q
2．用或非门组成的基本RS触发器
Q Q
Q Q
Q ┌ Q ┌
Q ┌ Q ┌ C1 1T
Q
n1
T Q TQ
n
n
当 T 触发器的输入控制端为 T=1 时， 称为T’触发器。 T’触发器的特性方程为：
1K C1 1J
Q n1 Q n
CP
T
4．主从JK触发器存在的问题——一次变化现象
例5.2.2 已知主从 JK触发器 J、 K的波形如图所示，画出输出 Q的波形 图（设初始状态为0）。
Q' G6 1 G9
作在两个不同的
时区内。
&
G8 S
CP
2．工作原理
主从触发器的触发翻转分为两个节拍： （1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发器 工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号 R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的 状态。 特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。
闫石数字电路第5章
特性方程： 特性方程：
Q* = S + R′Q SR = 0
基本RS触发器动作特点 基本 触发器动作特点: 触发器动作特点 输入信号在全部作用时间内都直接改变 输出端Q和 的状态。 输出端 和Q′的状态。
例5.2ห้องสมุดไป่ตู้1
1 1 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 0 1 1 0 1 1
1 0 1 0 1
四、边沿触发的触发器
1.用两个电平触发 触发器组成的边沿触发器 用两个电平触发D触发器组成的边沿触发器 用两个电平触发
上升沿触发 逻辑符号
复位端的CMOS边沿触发 触发器 边沿触发D触发器 带异步置位 、复位端的 边沿触发
异步置位端（高 异步置位端（ 电平有效） 电平有效）
异步复位端（ 异步复位端（高 电平有效） 电平有效）
例5.4.3 第三个CLK=1期间， 第二个CLK＝1期间， ＝ 期间， 期间， 第三个 第二个 期间 期间 Q=1,J=0,K=1,主触 Q=0，J=K=1,主触发 ， 主触 主触发 发器被置0； 器被置1，虽然CLK 发器被置 ；虽然 器被置 ，虽然 CLK下降沿到达时 下降沿到达时 下降沿到达时又回到 又回到K=0,但从触 J=0,从触发器保持输 又回到 从触发器保持输 但从触 发器输出Q 出Q*=1。 发器输出 *=0. 。
2.维持阻塞边沿触发器 维持阻塞边沿触发器
多输入端
低电平有效
上升沿触发
3.利用传输延迟时间的边沿触发器 利用传输延迟时间的边沿触发器 特性表
下降沿触发
边沿触发器动作特点: 边沿触发器动作特点 触发器的次态仅仅取决于时钟信号的上 升沿（下降沿）到达时输入的逻辑状态， 升沿（下降沿）到达时输入的逻辑状态，而 在这以前或以后， 在这以前或以后，输入信号的变化对触发器 输出的状态没有影响。 输出的状态没有影响。
高二物理竞赛课件电路触发器的逻辑功能及描述方法
RS触发器具有置“0”、置“1”和保持三种 功能；D触发器(Delay flip flop)具有置“0” 、置“1”两种功能；T触发器（Toggle flip flop）具有计数和保持的功能;；T触发器只具 有计数的功能。
RS触发器
逻辑符号
R
1S
F
Q
C1
1R
S
状态转换图
R n= S n= 0
R n= 0 S n= 1
逻辑符号 JK触发器的逻辑符号如图所示。
R 1J
FQ
C1
1K
S
R 1J
FQ
C1
1K
S
(a)在时钟下降边沿翻转 (b)在时钟上升边沿翻转
状态转换图
根据真值表可以做出状态转换图
Jn= 0 Kn=
特性方程式
Jn=1 Kn=
0
1
Jn= Kn=1
Jn= Kn= 0
用逻辑式来表达真值表所反映的逻辑关系， 这个逻辑式就是触发器的特性方程式。
2. CP=1时，接收J和K信号，假设J=1，K=0，那么P=0，P´=1 ，A和A´门输出均为0，基本RS触发器的状态靠B和B´保持。
3. CP下降沿到达时， 门G3和G4延迟时间长，B和B´首先被封锁 ，门A和B输出均为0，Q=1，Q非为0，待延迟时间过去以后P 和P´为1，基本RS触发器的状态通过A和A´保持。
Jn Kn Qn Qn 1
000 0 001 1
010 0 011 0 100 1 101 1
110 1 111 0
Jn Kn
Qn 00 01 11 10
0
11
11
1
特性方程式
Qn1 JQ n KQn
其它时钟触发器
RS触发器
逻辑符号
R
1S
F
Q
C1
1R
S
状态转换图
R n= S n= 0
R n= 0 S n= 1
逻辑符号 JK触发器的逻辑符号如图所示。
R 1J
FQ
C1
1K
S
R 1J
FQ
C1
1K
S
(a)在时钟下降边沿翻转 (b)在时钟上升边沿翻转
状态转换图
根据真值表可以做出状态转换图
Jn= 0 Kn=
特性方程式
Jn=1 Kn=
0
1
Jn= Kn=1
Jn= Kn= 0
用逻辑式来表达真值表所反映的逻辑关系， 这个逻辑式就是触发器的特性方程式。
2. CP=1时，接收J和K信号，假设J=1，K=0，那么P=0，P´=1 ，A和A´门输出均为0，基本RS触发器的状态靠B和B´保持。
3. CP下降沿到达时， 门G3和G4延迟时间长，B和B´首先被封锁 ，门A和B输出均为0，Q=1，Q非为0，待延迟时间过去以后P 和P´为1，基本RS触发器的状态通过A和A´保持。
Jn Kn Qn Qn 1
000 0 001 1
010 0 011 0 100 1 101 1
110 1 111 0
Jn Kn
Qn 00 01 11 10
0
11
11
1
特性方程式
Qn1 JQ n KQn
其它时钟触发器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
状态，即Q=1， Q=0时，称为“1”
态；反之为“0” 态。
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
S 两输入端 R
触发器输出与输入的逻辑关系
(1) S=1， R = 0
设触发器原态 为“1”态。
翻转为“0”态
1Q
0.
& G1 1
1 S
Q0
.1
& G2 0
0 R
设原态为“0” 态
结论: 不论 触发器原来 为何种状态， 当 S=1，
& G2 R'D RD1 & G4
导引电路
S
CP
R
时钟脉冲
当CP=0时
Q
Q
.
.
R，S 输入状态 不起作用。
& G1
& G2
触发器状态不变
1 SD 1
1 RD1
被封锁
注意：用 SD，RD 将触 发器置位或复位时，应
在CP=0时进行。
& G3
& G4
被封锁
S
0 CP
R
当 CP= 1 时
Q
Q
.
.
触发器的翻转 时刻受CP 控 制（CP高电 平时翻转），
& G2 11
1 R0
若G1先翻转，则触发器为“0”态
与非门组成的基本 RS 锁存器的特性表
S
R
1
触发器置1
1
0
触发器置0
0
基本 RS 锁存器真值表
SR
Qn+1 功能
10 01
0 置0 1 置1
1 1 不变 保持
0 0 同时变 1后不确定
逻辑符号 QQ
SR
低电平有效
或非门组成的基本RS 锁存器的特性表
R=1时， 将使触发器 置“1”或称 为置位。
触发器保持
“1”态不
1 Q变
Q0
1.
.0
& G1
& G2
0 S0
1 R1
置位端
(3) S =1， R = 1
设原态为“0” 态
保持为“0” 态
0Q
0.
& G1
1 1 S
Q1
.1
& G2
0 1
R
设原态为“1” 态
当 S=1， R=1时，
触发器保持 原来的状态， 即触发器具 有保持、记 忆功能。
SR
置0 置1
注意
正常工作时应遵守SR =0的约束条件 即不应加以 S = R =0的输入信号。
二、动作特点： 在基本RS 锁存器中，因输入信号直接
加在输出门上，所以输入信号在全部作用时 间里，都能直接改变输出端Q和Q的状态。
它是一种电平控制触发器。
R (Reset Direct)-直接置“0”端(复位端) S (Set Direct)-直接置“1”端(置位端)
而触发器的状 态由R，S的状 态决定。
& G1
& G2
1 SD
RD 1
打开 & G3
& G4
打开
S
1 CP
R
当 CP = 1 时
触发器状态由R，S 输入状态决定。
Q
.
& G1
Q
.
& G2
1 SD 1 (1) S=0, R=0 打开
& G3
1 RD 1 & G4
触发器保持原态
S0
1 CP
打开
R0
Q
R=0时， 将使触发器 置“0”或称 为复位。
触发器保持
“0”态不
变
0Q
Q1
0.
.1
& G1 1
S1
& G2 0
R0 复位端
(2) S=0， R = 1
设原态为“0” 态
翻转为“1” 态
0 Q
1.
& G1 0
0 S
1 Q
.0
& G2 1
1 R
设原态为“1” 态
结论: 不论 触发器原来 为何种状态， 当 S=0，
1 1 不定
不允许
电平触发SR触发器真值表
Qn—时钟到来前触发器的状态 Qn+1—时钟到来后触发器的状态
二、动作特点： 1.在CP=0期间，G3、G4被封锁，触发器状
态不变。 2.在CP=1的全部时间里R 和S的变化都将引
起触发器的输出状态的变化。
触发方式：电平触发方式
存在问题 CP=1期间内若输入信号多次发生变化，
. 若先翻
& G2 1
01 RD 1
& G4
S1
CP
1 0
R1
电平触发SR触发器特性表
CP
S
R Qn Qn+1
功能
0
×
××
Qn
Q n1 Q n 保持
1
0
0
0
0
Q n1 Q n 保持
1
0
0
1
1
1
0
1
0
1
Q n1 0 置 0
1
0
1
1
1
1
1
0
0
0
Q n1 1 置 1
1
1
0
1
0
1
1
1 0 不定
1
1
触发器的分类：
按 电平触发
触
发
方
式
脉冲触发
可
分
为
边沿触发
触发器的分类：
按
RS触发器
逻
辑 功
JK触发器
能
可
D触发器
分
为
T和T'触发器
5.1 SR锁存器
1.由或非门组成的SR锁存器
2.由与非门组成的SR锁存器
一、电路结构与工作原理
正常情况下， 两输出端的状态 保持相反。通常
以Q端的逻辑电
平表示触发器的
触发器保持
“1”态不
1Q 变
Q0
1.
.0
& G1 0
S1
& G2 1
R1
(4) S =0， R = 0
“1”态
当信号S = R = 0
Q
同时变为1时，由 于与非门的翻转
1
1.
时间不可能完全 相同，触发器状
& G1
态可能是“1”态， 11 10
也可能是“0”态，
1
不能根据输入信
S0
号确定。
Q 1
. 0 若先翻转
第五章 触发器
概述 5.1 SR锁存器 5.2 电平触发的触发器 5.3 脉冲触发的触发器 5.4 边沿触发的触发器 5.5 触发器的逻辑功能及其描述方法
概述
触发器是构成时序逻辑电路的基本单元电路。
触发器具有记忆功能，能存储一位二进制数码。
触发器有二个基本特性：
➢一定条件下，触发器可维持两种稳定状态（0、1） 一保持不变；分别用来表示逻辑0和逻辑1； ➢在适当的外加输入信号（外触发）作用下，可从一 种状态翻转到另一种状态；在输入信号取消后，能将 获得的新状态保存下来。
(2) S = 0, R= 1
0.
触发器置“0” (3) S =1, R= 0
& G1 1 SD 1
& G3
Q
.1
& G2
0 RD 1 & G4
触发器置“1”
S0
1 CP
R1
(4) S =1, R= 1
Q=0 1 Q
若先翻
.
当时钟由 1变 0 后 触发器状态不定
& G1 1
1 SD 01
& G3
Q 1 Q=1
则触发器的输出状态也会发生多次翻转。
例1：画出电平触发SR 触发器的输出波形。
CP S R Q0 Q1
不定 不定
真值表
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
CP高电平时触发 器状态由R、S确定
例2：画出电平触发SR触发器的输出波形。 设触发器的初态为Q=0。
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
例1： 画出基本 RS 锁存器的输出波形
5.2 电平触发的触发器
一、电路结构与工作原理
带异步置1、置0输入端的电平触发SR触发器
一、电路结构与工作原理
Q
Q
基本SR锁存器
.
.
SD，RD 用于预置触 发器的初始状态，
工作过程中应处于 高电平，对电路工作 状态无影响。
& G1 1SD S'D
& G3
态；反之为“0” 态。
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
S 两输入端 R
触发器输出与输入的逻辑关系
(1) S=1， R = 0
设触发器原态 为“1”态。
翻转为“0”态
1Q
0.
& G1 1
1 S
Q0
.1
& G2 0
0 R
设原态为“0” 态
结论: 不论 触发器原来 为何种状态， 当 S=1，
& G2 R'D RD1 & G4
导引电路
S
CP
R
时钟脉冲
当CP=0时
Q
Q
.
.
R，S 输入状态 不起作用。
& G1
& G2
触发器状态不变
1 SD 1
1 RD1
被封锁
注意：用 SD，RD 将触 发器置位或复位时，应
在CP=0时进行。
& G3
& G4
被封锁
S
0 CP
R
当 CP= 1 时
Q
Q
.
.
触发器的翻转 时刻受CP 控 制（CP高电 平时翻转），
& G2 11
1 R0
若G1先翻转，则触发器为“0”态
与非门组成的基本 RS 锁存器的特性表
S
R
1
触发器置1
1
0
触发器置0
0
基本 RS 锁存器真值表
SR
Qn+1 功能
10 01
0 置0 1 置1
1 1 不变 保持
0 0 同时变 1后不确定
逻辑符号 QQ
SR
低电平有效
或非门组成的基本RS 锁存器的特性表
R=1时， 将使触发器 置“1”或称 为置位。
触发器保持
“1”态不
1 Q变
Q0
1.
.0
& G1
& G2
0 S0
1 R1
置位端
(3) S =1， R = 1
设原态为“0” 态
保持为“0” 态
0Q
0.
& G1
1 1 S
Q1
.1
& G2
0 1
R
设原态为“1” 态
当 S=1， R=1时，
触发器保持 原来的状态， 即触发器具 有保持、记 忆功能。
SR
置0 置1
注意
正常工作时应遵守SR =0的约束条件 即不应加以 S = R =0的输入信号。
二、动作特点： 在基本RS 锁存器中，因输入信号直接
加在输出门上，所以输入信号在全部作用时 间里，都能直接改变输出端Q和Q的状态。
它是一种电平控制触发器。
R (Reset Direct)-直接置“0”端(复位端) S (Set Direct)-直接置“1”端(置位端)
而触发器的状 态由R，S的状 态决定。
& G1
& G2
1 SD
RD 1
打开 & G3
& G4
打开
S
1 CP
R
当 CP = 1 时
触发器状态由R，S 输入状态决定。
Q
.
& G1
Q
.
& G2
1 SD 1 (1) S=0, R=0 打开
& G3
1 RD 1 & G4
触发器保持原态
S0
1 CP
打开
R0
Q
R=0时， 将使触发器 置“0”或称 为复位。
触发器保持
“0”态不
变
0Q
Q1
0.
.1
& G1 1
S1
& G2 0
R0 复位端
(2) S=0， R = 1
设原态为“0” 态
翻转为“1” 态
0 Q
1.
& G1 0
0 S
1 Q
.0
& G2 1
1 R
设原态为“1” 态
结论: 不论 触发器原来 为何种状态， 当 S=0，
1 1 不定
不允许
电平触发SR触发器真值表
Qn—时钟到来前触发器的状态 Qn+1—时钟到来后触发器的状态
二、动作特点： 1.在CP=0期间，G3、G4被封锁，触发器状
态不变。 2.在CP=1的全部时间里R 和S的变化都将引
起触发器的输出状态的变化。
触发方式：电平触发方式
存在问题 CP=1期间内若输入信号多次发生变化，
. 若先翻
& G2 1
01 RD 1
& G4
S1
CP
1 0
R1
电平触发SR触发器特性表
CP
S
R Qn Qn+1
功能
0
×
××
Qn
Q n1 Q n 保持
1
0
0
0
0
Q n1 Q n 保持
1
0
0
1
1
1
0
1
0
1
Q n1 0 置 0
1
0
1
1
1
1
1
0
0
0
Q n1 1 置 1
1
1
0
1
0
1
1
1 0 不定
1
1
触发器的分类：
按 电平触发
触
发
方
式
脉冲触发
可
分
为
边沿触发
触发器的分类：
按
RS触发器
逻
辑 功
JK触发器
能
可
D触发器
分
为
T和T'触发器
5.1 SR锁存器
1.由或非门组成的SR锁存器
2.由与非门组成的SR锁存器
一、电路结构与工作原理
正常情况下， 两输出端的状态 保持相反。通常
以Q端的逻辑电
平表示触发器的
触发器保持
“1”态不
1Q 变
Q0
1.
.0
& G1 0
S1
& G2 1
R1
(4) S =0， R = 0
“1”态
当信号S = R = 0
Q
同时变为1时，由 于与非门的翻转
1
1.
时间不可能完全 相同，触发器状
& G1
态可能是“1”态， 11 10
也可能是“0”态，
1
不能根据输入信
S0
号确定。
Q 1
. 0 若先翻转
第五章 触发器
概述 5.1 SR锁存器 5.2 电平触发的触发器 5.3 脉冲触发的触发器 5.4 边沿触发的触发器 5.5 触发器的逻辑功能及其描述方法
概述
触发器是构成时序逻辑电路的基本单元电路。
触发器具有记忆功能，能存储一位二进制数码。
触发器有二个基本特性：
➢一定条件下，触发器可维持两种稳定状态（0、1） 一保持不变；分别用来表示逻辑0和逻辑1； ➢在适当的外加输入信号（外触发）作用下，可从一 种状态翻转到另一种状态；在输入信号取消后，能将 获得的新状态保存下来。
(2) S = 0, R= 1
0.
触发器置“0” (3) S =1, R= 0
& G1 1 SD 1
& G3
Q
.1
& G2
0 RD 1 & G4
触发器置“1”
S0
1 CP
R1
(4) S =1, R= 1
Q=0 1 Q
若先翻
.
当时钟由 1变 0 后 触发器状态不定
& G1 1
1 SD 01
& G3
Q 1 Q=1
则触发器的输出状态也会发生多次翻转。
例1：画出电平触发SR 触发器的输出波形。
CP S R Q0 Q1
不定 不定
真值表
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
CP高电平时触发 器状态由R、S确定
例2：画出电平触发SR触发器的输出波形。 设触发器的初态为Q=0。
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
例1： 画出基本 RS 锁存器的输出波形
5.2 电平触发的触发器
一、电路结构与工作原理
带异步置1、置0输入端的电平触发SR触发器
一、电路结构与工作原理
Q
Q
基本SR锁存器
.
.
SD，RD 用于预置触 发器的初始状态，
工作过程中应处于 高电平，对电路工作 状态无影响。
& G1 1SD S'D
& G3