触发器逻辑功能的描述

Q* TQ T Q
1N
Q1
1D
1J
Q2 CLK > C1
Q3
CLK > C1
CLK > C1
1K
Q1* Q，
Q2* Q，
Q3* Q ，
1N
CLK > C1
1J
Q4 CLK > C1
1K
Q5
1J
Q6
CLK C1
1K
Q4* 1，
Q5* Q ， Q6* Q ，┓
31
公用时钟
USC 4Q 4Q 4D 3D 3Q 3Q 时钟
QQ
CLR
CP D
CP D CLR
Q
Q
Q
Q
CLR
D CP
D CP CLR
Q
Q
清零 1Q 1Q 1D 2D 2Q 2Q GND
公用清零
74LS175管脚图 32
+5V
74LS175
0
D1
Q1
Q1
D2
Q2
D3
Q2 Q3
D4
Q3 Q4
CLR CP Q 4
形，试分别画出Q1、Q2端的波形1 。
设电路初态均为0。
2 3 45
CLK
A
B
Q1n1 D ( AQ1)
C
Q1
Q2
J A B, K A B Q2* JQ2 K Q2 ( A B) Q2 ( A B)Q2 A 7B
5.6 触发器的逻辑功能及其描述方法
&2
&1
输出为零发
清零
& 2 光管不亮
赛前先清零
CP
33
+5V
CP进入 D触发器
74LS175
D1
Leabharlann BaiduQ1
Q1
1
D2
Q2
D3
Q2 Q3
D4
Q3 Q4
CLR CP Q 4
& 2 & 1 反相端都为1
清零
&2
1
CP 34
+5V
D1 =0 D2
=1
Q1
Q1 Q2
D3
Q2 Q3
D4
Q3 Q4
CLR CP Q 4
逻辑函数式对照法
Y D0m0 D1m1 D2m2 D3m3
D0 D3 1
D1 0
D2 A
连线图如下
43
A B
0
A
1
1 0
44
45
46
连线图如下
D3 C
41
A B
0
C
1
1
42
题 4.18解法二
选择任两个变量作为地址输入变量 (例,令B=A1,C=A0)
Y ABC AC BC ABC A(B B)C BC ABC ABC ABC ABC ABC ( A A)BC ABC ( A A)BC 1• BC A • BC 1• BC 0 • BC
原变量、反变量）
画连 线图
39
题 4.16
40
题 4.18
Y ABC AC BC ABC A(B B)C ( A A)BC ABC ABC ABC ABC ABC
选择任两个变量作为地址输入变量 (例,令A=A1,B=A0)
2. JK→D触发器 令 ：J = D，K＝D′
26
5.7.3 触发器逻辑功能的转换
3. JK→T触发器 令 ：J = K＝T
27
5.7.3 触发器逻辑功能的转换
4. JK→T’触发器 令 ：J = K＝1
28
5.7.3 触发器逻辑功能的转换
5. D→T’触发器 令：D Q
29
5.7.3 触发器逻辑功能的转换 7. D→JK触发器 令：D JQ KQ
目前市场上出售的集成触发器产品通常为JK触
发器和D触发器两种类型。
16
5.7.1 集成JK触发器
常1.用74的L有S17142L的S外11引2、脚C图C4和02逻7等辑。符号 74LS112为下降沿触发的双JK触发器。SD、RD
分别为异步置1端和异步置0端，均为低电平有效。
集成JK触发器74LS112
数字电子技术基础
阎石主编（第五版） 信息科学与工程学院基础部
【 】 内容
时序逻辑电路的最基本部件－双稳态触发器 回顾
SR锁存器
电平触发的 触发器
脉冲触发的 触发器
基本RS 触发器
同步结构的 触发器
主从结构的 触发器
边沿触发器
1
5.5 边沿触发器
二、动作特点：
【 】 内容 回顾
输出端状态的转换发生在CLK的上升沿(下降沿)到 来时刻，而且触发器保存下来的状态仅仅决定于CLK 上升沿（下降沿）到达时的输入状态，而与此前后的 状态无关
Q* D Q* JQ KQ
30
5.7.4 应用举例------四人抢答器
设计要求：四人参加比赛，每人一个按 钮，其中最先按下按钮者，相应的指示灯 亮；其他人再按按钮不起作用。
电路的核心是74LS175四D触发器。其 内部包含了四个D触发器，各输入、输出以 字头相区别，管脚图见下页。
按照逻辑功能不同，可以把触发器分为RS触发 器、JK触发器、D触发器、T触发器和T′触发器。
36
3. RS触发器具有约束条件。 T 触发器和D触发器比较简单。 T′触发器是一种计数型触发器。 JK触发器是多功能触发器，它可以方便地构成D 触发器、T触发器和T′触发器。 4. 描述触发器逻辑功能的方法有功能表、状态转 换表、特性方程、状态转换图和时序图。 5. 集成触发器产品通常为D触发器和JK触发器。 在选用集成触发器时，不仅要知道它的逻辑功能，还 必须知道它的触发方式，只有这样，才能正确的使用 好触发器。
0
&2
&1
被封
清零
& 2 此时其它按钮再
若有一按钮被按下，
比如第一个钮。
CP
0 按下，由于没有
CP 不起作用。35
本章小结
1.触发器是具有记忆功能的的逻辑电路，每个触 发器能存储一位二进制数据。
2.按照逻辑电路结构的不同，可以把触发器分为 基本RS触发器、同步触发器、主从触发器和边沿触 发器。
按照触发方式不同，可以把触发器分为电平触发、 器、脉冲触发器、边沿触发器。
提高触发器的抗干扰能力，提高电路的工作可靠性！
2
【 】 内容
5.6 触发器的逻辑功能及其描述方法回顾
5.6.1 触发器按逻辑功能的分类(时钟触发器）
逻辑功能
RS D JK T T’ 触 触 触触触 发 发 发发发 器 器 器器器
注： 描述触发器逻辑功能的方法有特 性表、特性方程和状态转换图。
3
【 】 (a) RS触发器
则 Y ( AB)C ( AB)(C C) ( AB)C ( AB)C ( AB)C ( AB)1 ( AB)C ( AB)C
逻辑函数式对照法 Y D0m0 D1m1 D2m2 D3m3
D0 D2 C D1 1
双D触发器74LS74的功能表
触 发 方 式 低电平有效的
为 CP 上 升 异步置0端和
沿触发。
异步置1端
21
3. 时序图
置D
异步置1
置D
异步置0
74LS74的时序图
22
5.7.3 触发器逻辑功能的转换 Q
CLK
JK触发器：逻辑功能最完善 D触发器：单端输入，使用最方2便3
5.7.3 触发器逻辑功能的转换
(a) 外引脚图 (b) 逻辑符号
17
2. 逻辑功能
74LS112的功能表
18
3. 时序图
异步
异步
置0 异步
置1
异步
置1 74LS112的时序图 置1
异步 置0
19
5.7.2 集成D触发器
1. 双D触发器74LS74外引脚图和逻辑符号
双D触发器74LS74
(a) 外引脚图
(b)逻辑符号
20
2. 逻辑功能
CLK
0 t
S
0 t
R
0 t
Q
0
t
11
5.6 触发器的逻辑功能及其描述方法
主从JK 触发器：
CLK
0 t
J
0 t
K
0 t
Q
0
t
12
5Q.6 触0时发，器只的允逻许辑J 功1的能及信其号描进述入方主法触发器,置1
Q 1时，只允许K 1的信号进入主触发器,置0
主从JK 触发器：
13
5.6 触发器的逻辑功能及其描述方法
1. JK→RS触发器
(1)写出已有、待求触发器的特性方程:
JK触发器: Q* JQ KQ
RS触发器:
Q* S RQ
SR 0
(2) 将待求触发器的特性方程变换为与已有触发器的
特性方程一致 :
Q* S RQ S(Q Q) RQ
SQ SQ RQ (S R)Q SQ
5.6.2 触发器的电路结构和逻辑功能、触发方式 的关系
一、电路结构和逻辑功能 触发器的电路结构和逻辑功能之间不存在固定的
对应关系 如SR触发器可以是电平触发的同步结构，也可以
是脉冲触发的主从结构。
同步SR触发器
8
5.6 触发器的逻辑功能及其描述方法
主从结构的SR触发器
图5.4.1
同样的JK触发器有主从结构的和维持阻塞结构的
2n 1
高位对 高位
确定函数输 入变量与译 码器输入端 的对应关系
（2）用数据选择器 Y Dimi i0
画连线图
将待求函数 化成最小项 之和的形式
写出数据选 择器的输出 函数表达式
确定函数输入变量与
对
高位对 高位
数据选择器地址输入 端的对应关系
照
比
较
确定数选器数据输入
端的表达式（0、1、
5
【例2】已知触发器初态为0，画出在CLK信号连 续作用下各触发器的输出波形 。
CLK
Q1* Q1 ，
Q1
Q2* Q2 ，
Q2
Q3* Q3 ，
Q3
Q4* 1，
Q4
Q5* Q5， Q5
Q6* Q6，┓ Q6
6
【例3】 边沿触发器组成的电路如图所示，已知其输入波
37
小结
基本要求： 1. 掌握5种 触发器的特性方程； 2. 理解触发器的3种描述方法。
作业： P254 思考题和习题 5-18题
38
用MSI组合逻辑器件设计
（1）用二进制译码器 Yi mi 所用器件：译码器和与非门
将待求函数 两次取反 由最小项的
化成最小项 之和的形式
去掉下反号
反函数组成 的与非式
采用两个电平触发D触发器构成的触发器、维持阻塞结 构的触发器以及利用门传输延迟时间构成的触发器都 属于边沿触发方式
如维持阻塞D触发器属
于上升沿触发
CLK
0 t
D
0 t
Q
0 t
14
5.6 触发器的逻辑功能及其描述方法
边沿JK 触发器
J
1J
Q
CLK
C1
K
1K
Q
15
5.7 集成触发器及其应用
常用集成触发器
9
5.6 触发器的逻辑功能及其描述方法
二、电路结构和触发方式
触发器的触发方式是由电路结构决定的，即电路 结构形式与触发方式之间有固定的对应关系
如同步SR触发器属于电平触发， CLK 在CLK＝1触发器动作
0 t
S
0 t
R
0 t
Q
0
10
t
5.6 触发器的逻辑功能及其描述方法
采用主从结构的触发器，属于脉冲触发方式，是在 CLK的下降沿（↓）触发器的状态发生变化。如主从SR 触发器和主从JK触发器
Q* S RQ
要求 掌握
SR 0
(b) JK触发器 Q* JQ K Q
(c) T触发器 Q* TQ T Q
(d) T’触发器 Q* Q (e) D触发器 Q* D
4
【例2】已知触发器初态为0，画出在QC*LKJ信Q号 连 K Q
续作用下各触发器的输出波形 。
(3)比较两个特性方程，求出转换逻辑 :
则 J S, K (S R) SR 又 SR 0 K SR 0 SR SR R 24
5.7.3 触发器逻辑功能的转换
1. JK→RS触发器 令 ：J = S，K = R (4) 画电路图
25
5.7.3 触发器逻辑功能的转换