数字逻辑存储逻辑器件

高位地址 6: 64 高位地址 5: 32 高位地址 4: 16
片内地址线（10条） 片内地址线（11条） 片内地址线（12条）
对应1K×?芯片 需64片 对应2K×?芯片 需32片 对应4K×?芯片 需16片
片内地址线（16条）
……
对应64K×?芯片 需1片
地址线增加一条 容量增加一倍
第五章 存储逻辑器件\第二节 随机读写存储器RAM
随机读写存储器RAM(Random Access Memory)
• 计算机的重要记忆部件，存放数据或指令。
第五章 存储逻辑器件\第二节
▪ RAM的结构
地 址 码
1
2
地
址
存储
译
矩阵
码
随机读写存储器RAM
3 读 输出数据 写 电 输入数据 路
读/写控制
将若干个存储元排成矩阵形式 如：16×8=128
▪ 地址译码
16×4存储器
第五章 存储逻辑器件\第二节
▪ RAM的结构 ▪ 地址译码
* 双译码
随机读写存储器RAM
16×1存储器
第五章 存储逻辑器件\第二节 随机读写存储器RAM
▪ RAM的结构
▪ 地址译码
* 双译码
A3 A4 A5
3:8译码器
01 23 4 5 6 7
0
1
A0
3:8 2
A1 A2
译3
码4
器
一片内的存储单元 一个有效地址对应
为2048
的存储元数
256×8 1024×1
第五章 存储逻辑器件\第二节 随机读写存储器RAM
▪ RAM的存储芯片的扩展
● 1、位扩展
1K×1
要组成1K ×8的存储器 1K×4
1K×8
● 2、字扩展
1K×8
要组成 8K ×8的存储器 2K×8
4K×8
● 3、容量扩展
挂在字线上的所有存储元
存储单元
▪ 单译码：
- 每个存储元有1条字选择线
- 同一行中所有存储元的字线都连接在一起
- 每次读/写时，选中一个字的所有存储元
▪ 双译码：
- 每个存储元有2条字选择线
- 需要RAS(行地址)和CAS(列地址)两个地址译码器
- 双译码容易构成大容量存储器。目前使用的RAM和EPROM，都使用双译码形式
▪ 存储器：能够存储 M N个二进制比特数的逻辑电路；
- m表示字的个数，n表示一个字的长度（比特数）。
▪ 特殊存储部件：
- 寄存器堆 - 寄存器队列 - 寄存器堆栈
均由寄存器组成，容量小，逻辑结构简单，速度快
▪ 寄存器：
- 由m个触发器/锁存器按照并行方式输入/并行方式输出连接而成。
第五章 存储逻辑器件\第一节 特殊存储部件
5 6
7
（000000） （101001）
第五章 存储逻辑器件\第二节 随机读写存储器RAM
▪ RAM的存储芯片的扩展
存储芯片外部接线
地址线
数据线 读/写线 片选线
A0~A9 2114
CS WE
D0~D3
1K×4 RAM
A0~A10 2716
CE RD
D0~D7
2K源自文库8 ROM
RAM芯片的描述 2K×4
D4~D7 D0~D3
D4~D7 D0~D3
D4~D7 D0~D3
D4~D7
D0 000~0FFH
100~1FFH
200~2FFH
300~3FFH
第五章 存储逻辑器件\第二节 随机读写存储器RAM
▪ SRAM的存储单元
- 静态随机存储器, SRAM=Static Random Access Memory - 它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
▪ RAM的存储芯片的扩展
例1
现有256×4的存储芯片若干，试问要组成1K ×8的存储器
需要芯片多少片？画出连线图。
解： 字扩展需要4片，位扩展需要2片，共需要8片。
1K ×8
A9 2:4
A8 A7
译码
Y0
字扩展
Y1
Y2
Y3
…
A0
位扩展
CS
CS
CS
CS
256×4
256×4
256×4
256×4
D7 D0~D3 …
4K×1
8片
2片 1KX1
1片
D7
8片
D0 D1 …
4片
2片
8K×4
1K×8
1KX4
1KX8
D4~ D7 D0~ D3 D0~ D7
表示片内有多少条地址线
第五章 存储逻辑器件\第二节 随机读写存储器RAM
▪ RAM的存储芯片的扩展
组成64K的存储器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
寄 存 器 堆
RD
16个
A地址4位
数据入
WR
B地址4位
A
B
E
锁存器A 锁存器B E
RD
A0~3
双端口寄存器组
B0~3
B地址4位
WR RD
可以同时从寄存器堆中取出A、B两个数
第五章 存储逻辑器件\第一节 特殊存储部件
▪ 寄存器队列
寄存器队列
以先进先出（FIFO）方式用若干 个寄存器构成的小型存储部件
▪ 寄存器堆(Register File):随机寻址
寄存器堆结构
Data Out
寄
RD
存 地址线 器
WR
堆
数据入 n位
寄存器组
地址译码计器数器
Data in
每次只能读出一个 寄存器的数据
单端口寄存器堆的逻辑结构
第五章 存储逻辑器件\第一节 特殊存储部件
▪ 寄存器堆
双端口输出寄存器
A输出 B输出
运算器
• 寄存器队列可在流水线中应用， 是时间并行技术的重要功能部 件
• 可用于串行-并行、并行-串 行的转换。
第五章 存储逻辑器件\第一节 特殊存储部件
▪ 寄存器堆栈
寄存器堆栈
以后进先出（LIFO）方式用若干 个寄存器构成的小型存储部件
• 应用场合：中断。
• 操作： 进栈 （ Push）、出栈 （ Pop）
第五章 存储逻辑器件\第二节 随机读写存储器RAM
▪ RAM的结构 ▪ 地址译码
* 单地址译码
▪ 每个存储元有一条字选择线，每一行中的所有存储元的字线连接在一起。 ▪ 缺点：容量不可能做得很大。（思考原因？）
扇出过大，引发时延故障。 Delay fault Induced by high fanout.
数字逻辑存储逻辑器件
第五章 存储逻辑器件
第一节 特殊存储部件 第二节 随机读写存储器REM 第三节 只读存储器ROM
第五章 存储逻辑器件
第一节 特殊存储部件
➢ 存储逻辑和存储器 ➢ 寄存器堆 ➢ 寄存器队列 ➢ 寄存器堆栈
第五章 存储逻辑器件\第一节 特殊存储部件
▪ 存储逻辑：是时序逻辑和组合逻辑相结合的产物。也是构成可 编程逻辑器件的技术基础。
(c)出栈
第五章 存储逻辑器件
第二节 随机读写存储器RAM
➢ SRAM的存储单元 ➢ DRAM的存储单元 ➢ RAM的整体结构 ➢ RAM的存储芯片的扩展
第五章 存储逻辑器件\第二节 随机读写存储器RAM
随机读写存储器----RAM记忆部件
易失性存储器
双极型 MOS型
静态 SRAM 动态 DRAM