EDA基于DDS信号发生器

信息工程学院

题目：基于FPGA的DDS基本信号发生器的设计姓名：杨天绘

学号：201000800442

班级：10级通信1班

小组成员：杨天绘吴中一

指导老师：郑亚民、董晓舟

目录

1设计要求 (3)

2DDS的基本原理 (3)

3基于FPGA的DDS设计 (3)

4各模块的设计 (4)

4.1累加器控制模块 (4)

4.2波形选择及存储 (4)

4.3幅度控制模块 (5)

4.4DAC及LPF (5)

4.5整个设计的顶层结构 (6)

5结果及仿真 (6)

6结语 (8)

摘要：本设计基于DDS原理和FPGA技术按照顺序存储方式，将对正弦波、方波、三角波、三种波形的取样数据存储在三片ROM波形表里，通过键盘控制所需波形信号的频率，幅值，最终将波形频率通过数码管显示。

1设计要求

设计一个信号发生器，实现：

1)幅度可调；

2)频率可调；

3)输出波形（正弦波、方波、三角波等）可变。

利用Quartus II完成方案软件设计工作，并在EDA实验板上进行硬件测试。

2DDS的基本原理

DDS信号发生器是由：频率控制字、相位累加器、ROM表、D／A转换器以及模拟低通滤波器LPF组成．原理框图如图1所示。首先对波形的一个周期进行连续采样，通过计算得到每一点对应的幅度值，然后以二进制格式存放在数据文件中。在时钟脉冲fclk驱动下，每个时钟周期内频率控制字与相位累加器累加一次，产生ROM查找表的地址值，随后通过查表变换，地址值被转化为信号波形的数字幅度序列，即可得到幅度上离散的波形，再由数模变换器（D/A）将表示波形幅度的数字序列转化为模拟量。最后经由LPF将D/A输出的阶梯

状波形平滑为所需的连续波形。理论上，采样点数越多，生成波形精确度越高。

3基于FPGA的DDS设计

本设计在Altera的EP1C3T100C8芯片的基础上，在QuartusⅡ开发环境下，。开发语言用VHDL。设计框图（RTL仿真图）如图3所示

本设计中：

1）输出频率fout=(2^N/2^M)*fclk,(M为相位累加器的位数，N为频率控制字的位数)本设计中，fclk是对clk12分频后的的信号。

2）频率的分辨率△f=fclk/2^M

4各模块的设计

4.1累加器控制模块

累加控制模块如图4所示，tp为键盘控制,通过按键可实现频率选择，配置时tp连按键3。由DDS技术分析了解可知改变频率字（即相位增量），就可以改变相位累加器的溢出时间，在参考频率不变的条件下就可以改变输出信号的频率。所以只要通过一按键控制频率字即可，当短按此键，频率字加一定值，当长按此键频率字就减一定值，这样就可实现频率可调。为实现输出频率的控制。

图4累加器控制模块

4.2波形选择及存储

通过对DDS基本原理的分析得知只需更换波形存储器中的波形采样数据，就可以得到所需波形的信号。波形数据存储方式包括顺序存储方式和间隔存储方式，本设计采用顺序存储方式将方波，三角波，正弦波，三种波形采样数据存储在三片ROM中。通过键盘(xb)控制一个三选一数据选择器从而实现对所需信号波形输出的选择。DDS模块中的波形数据存储器是用QuartusⅡ中的MegaWizard Plug_In Manager工具添加的LPM_ROM IP核，此存储器ROM是用波形存储文

件.mif进行初始化，波形数据用软件MIF生成器Mif_Maker2010生成。RTL仿真图如图5所示：

Xb

图5波形选择及存储模块

Quartus ii波形仿真以正弦波为例

4.3幅度控制模块

在D/A转换之前输出的是数字量，调节幅度可对每次输出的数字量进行控制调节。为此可在输出端，D/A转换之前加一触发器，将输出信号均分为100份，再按照输入幅度的控制信号乘以相应系数。这样就通过一按键这一系数，当短按此键，系数加一定值，这样就增加了输出波形的幅度，当长按此键时，系数增加一定值，这样就减小了输出波形的幅度。为实现输出幅度的控制。

4.4DAC及LPF

利用LM324及其不同阻值的电阻实现DA转换，以及用电容和电阻构成简单的RC滤波器，其原理图如图7所示

图7DAC原理图4.5整个设计的顶层结构

图六设计的顶层结构5结果及仿真

经测试，在示波器上验证，其输出波形为

三角波

矩形波

正弦波

6结语

本报告介绍了以直接数字频率合成技术(DDS)为基础的波形信号发生器工作原理和设计过程，并在FPGA实验平台上设计实现了满足各功能指标的信号发生器。系统硬件除需外加滤波整形电路外，其余部分均在FPGA开发实验系统上集成开发，系统软件在Quartus下编写代码，实现数据信息处理和控制操作等功能。随着现代电子和通信技术的发展，对信号发生器提出了更高、更严格的要求。除了对信号频率范围、带宽和频率分辨率的严格限制外，对信号的波型及调制特性等也有着苛刻的规定。研究和开发具有更高性价比的信号发生器将是当前和今后一段时间内亟需解决的课题。这里建立一种基于FPGA的简单数字信号发生器设计方法。我相信若能充分利用FPGA强大的数据运算处理能力以及编程灵活、运行速率快等优点，合理整合IP核资源和SoPC技术，简化设计结构，一定可以设计出功能多样、性能更加出色的信号发生器。

对我而言，通过这次设计，把书本上的知识和实践结合起来，真正做到了理论联系实际。在这个过程中，查找资料，设计基本框架，编写每一个模块，仿真调试，焊电路板，最后硬件测试，解决一个又一个问题，在这个过程中我真的是受益匪浅，学到了许多新的知识，了解了Quartus ii的使用，DDS原理等，以及FPGA的开发过程，同时我深深地感受到FPGA自顶向下设计理念的好处，以及Quratus ii强大的功能。