1.序列检测器

LOGO

华北水利水电大学_至芯科技

校企联合实训

2016.6.20-24

一、实训安排

1.序列检测器（20日）

1

2.UART逻辑（21日）

2

3.I2C逻辑（22日）

4.VGA显示（23日）

（日）3

5.综合辅导（24日）

5综合辅导

LOGO

二、实训内容

序列检测器

1）功能要求2）设计分析

3）FPGA实现4）逻辑验证

LOGO

1）功能需求

【6.4.2】设计一个串行数据检测器，对它的要求【642】设计个串行数据检测器对它的要求是：连续输入3个或3个以上的1时输出为1，其他情况下输出为0。

数字电路（第五版）阎石p319

数字电路第版）阎

LOGO

2）设计分析

通过逻辑抽象，得到

通过逻辑抽象得到

序列检测器的状态转换图。

具体推导过程见数字电路

(第五版）阎石（p319-

323）

LOGO

3）FPGA实现

方法一.首先使用smf文件描述

状态转移图

状态转移图，然后自动生成

状态转移图然后自动生成

Verilog g代码；

方法二.直接使用verilog描述状态机硬件描述语言

(HDL)

LOGO

3）FPGA实现

方法一.首先使用smf文件描述状态转移图，然后自动生成Verilog代码；

新建f

1.state machine file

LOGO

方法一.首先使用smf 文件描述状态转移图，然后自动生成Verilog 代码；

3）FPGA 实现

1.state machine file 新建f

LOGO

方法一.首先使用smf 文件描述状态转移图，然后自动生成Verilog 代码；

3）FPGA 实现

2.启动状态机配置向导

LOGO

态机向方法一.首先使用smf 文件描述状态转移图，然后自动生成Verilog 代码；

3）FPGA 实现

3.状态机配置向导设置1

LOGO

方法一.首先使用smf 文件描述状态转移图，然后自动生成Verilog 代码；

态机向3）FPGA 实现

4.状态机配置向导设置2

LOGO

方法一.首先使用smf 文件描述状态转移图，然后自动生成Verilog 代码；

态机向3）FPGA 实现

5.状态机配置向导设置3

LOGO

方法一.首先使用smf 文件描述状态转移图，然后自动生成Verilog 代码；

态机向3）FPGA 实现

6.状态机配置向导设置4

LOGO

方法一.首先使用smf 文件描述状态转移图，然后自动生成Verilog 代码；

态机向3）FPGA 实现

7.状态机配置向导设置5

LOGO

方法一.首先使用smf 文件描述状态转移图，然后自动生成Verilog 代码；

态机向3）FPGA 实现

8.状态机配置向导设置6

LOGO

方法一.首先使用smf 文件描述状态转移图，然后自动生成Verilog 代码；生成态转移

3）FPGA 实现

9.生成的状态转移图LOGO

方法一.首先使用smf 文件描述状态转移图，然后自动生成Verilog 代码；

生成文件

3）FPGA 实现

10.生成verilog 文件LOGO

）逻辑验证

4）逻辑验证

1.编写Test_bench文件。

2.进行仿真设置。

2进行仿真设置

3.启动RTL级仿真。

4.观察仿真波形。

LOGO

）逻辑验证

1Test bench 文件

4）逻辑验证1.编写Test_bench 文件。详见SeqChk_tb.v

LOGO

）逻辑验证

2进行仿真设置

4）逻辑验证2.进行仿真设置。LOGO

）逻辑验证

2进行仿真设置

4）逻辑验证2.进行仿真设置。LOGO

）逻辑验证

3级仿真

4）逻辑验证3.启动RTL 级仿真。LOGO

）逻辑验证

4）逻辑验证

4.观察仿真波形。

4观察仿真波形

LOGO

Q&A

LOGO