第6章 总线接口技术
计算机组成原理第六章课件白中英版
66MHz的Pentium，基本非流水线总线周期
64÷2×66×106 bps＝264 MB/S
66MHz的Pentium，2-1-1-1猝发读周期
32÷5×66×106 B/S＝422.4 MB/S
【例1】(1)某总线在一个总线周期中并行传送4个字 节的数据，假设一个总线周期等于一个总线时钟周期， 总线时钟频率为33MHz，则总线带宽是多少?
STROBE*（选通）信号
•输出低有效，才能使打印机接收数据
ACK*（响应）信号
•打印机接收数据结束回送负脉冲响应信号
BUSY（忙状态）信号
•打印机忙于处理接收到的数据，不能接收新的数据
6.3.3 总线数据传送模式
读数据传送：数据由从设备到主设备 写数据传送：数据由主设备到从设备 猝发传送（数据块传送）
演示
每个数据位都需要单独一条传输线。二进制数 “0”或“1”在不同的线上同时进行传送
串行通信
串行通信：将数据分解成二进制位用一条信号 线，一位一位顺序传送的方式
串行通信的优势：用于通信的线路少，因而在 远距离通信时可以极大地降低成本
通信协议（通信规程）：收发双方共同遵守
解决传送速率、信息格式、位同步、字符同步、 数据校验等问题
发送8位数据：59H＝01011001B，偶校验、两个停止位
6.3.1 总线的仲裁
主设备(Master)：控制总线完成数据传输 从设备(Slave)：被动实现数据交换 总线仲裁：决定当前控制总线的主设备
•集中仲裁：中央仲裁器负责 •分布仲裁：比较各个主设备仲裁号决定
某一时刻，只能有一个主设备控制总线， 其它设备此时可以作为从设备
《微机原理及接口技术》第六章
2、CPU对中断的响应
关中断：CPU响应中断后，发中断响应（INTA）信号的同时，内部自动实现关中断 保留断点：封锁IP+1，入栈保存CS：IP。 保护现场：由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序：中断服务程序起始地址，执行中断服务。
恢复现场：将中断服务程序入栈保存的REG内容弹出，恢复现场。 开中断与返回：中断服务的最后一条指令，出栈恢复CS：IP，恢复主程序运行，使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术 第六章、中断控制系统
本章要点：
J X G
中断的基本概念 中断处理过程 可编程中断控制器8259A的结构、功能 可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚：NMI和INTR引脚，用于外部中断 源产生的中断请求，可分为以下两种： 1、可屏蔽中断 INTR （18脚） INTR线上的请求信号是电平触发的。当IF=0，CPU中断不响应，这种情况称为 可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位，达到控制的目的。 STI CLI ；IF←1，开中断，CPU才能响应INTR线上的中断请求。 ；IF←0，关中断，CPU不响应INTR线上的中断请求。
对于系统专用中断，系统将自动提供0～4中断类型号，保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR，外接口电路产生中断类型号。目前8259A产生。
第六章 总线系统
数据线 地址线
BG0 BR0
设备接口0 排队器
设备接口1
25
§ 6.4 总线的时序
◆ 总线的定时
同步定时： 总线操作的各个过程由共用的总线时钟信号控制 适合速度相当的器件互连总线，否则需要准备好信号让快 速器件等待慢速器件 微处理器控制的总线时序采用同步时序 异步定时： 总线操作需要握手联络（应答）信号控制 数据传输的开始伴随有启动（选通或读写）信号 数据传输的结束有一个确认信号，进行应答 不需要统一的公共时钟信号，总线周期的长度可变。允许 快速和慢速的功能模块都能连接到同一总线上。
BS -总线忙 这种方式增加了设备地址线， BR-总线请求 数据线 但可以通过改变计数器的初值 来灵活地改变优先次序。 地址线
1 0
计数器
总 线 控 制 部 件
设备地址
BS BR
设备接口0
计算机组成原理
设备接口1
叶晓霞
…
设备接口n
24
③独立请求方式
总 线 控 制 部 件
BG-总线同意 BR-总线请求 优点：响应时间快， 对优先次序的控制灵活 BGn 缺点：线数多。 BRn BG1 当代总线标准普遍 BR1 采用独立请求方式
总线是构成计算机系统的互连机构，是多个系统功能 部件之间进行数据传送的公共通路。 其中系统总线构成包括：数据总线、地址
总线和控制总线。数据总线用来传送数据， 是双向的；地址总线用来传送主存与外设 一、总线的分类 的地址信息，是单向的；控制总线用来指 明数据传送的方向（存储器读／写、外设 单处理器系统中可分为内部总线、系统总线和 I/0总线。 读／写）、中断控制和定时控制等，控制 总线中的每一根是单向的。
计算机组成原理
叶晓霞
微机原理与接口技术_第6章 IO接口
三、I/O端口编址 （续） 2.I/O独立编址(续)
缺点： 专用I/O指令增加指令系统复杂性，且I/O指 令类型少，程序设计灵活性较差； 要求处理器提供MEMR#/MEMW#和IOR#/IOW#两 组控制信号，增加了控制逻辑的复杂性。
三、I/O端口编址 （续）
PC系列微机I/O端口访问 1.I/O端口地址空间
程序控制方式
程序控制方式是指CPU与外设之间的数据传送由程序 控制完成。 程序控制方式又分为无条件传送和条件传送两种 1.无条件传送方式（同步传送） 特点：输入时假设外设已准备好，输出时假设外设 空闲。 要求：输入接口加缓冲器，输出接口加锁存器。 应用：对简单外设的操作。
1. 无条件传送方式（同步传送） 输入接口的设计要求:
寻 址 确定输入端口地址 AB、M/ IO、ALE、DT/R 等待数据输入 等待数据输入 输入缓冲器 读入数据 输入缓冲器 DB CPU
一、 I/O 接口的功能 （续）
3. I/O接口应具有的功能（解决的方案）
1） 设置数据缓冲器以解决两者速度差异所带来的 不协调问题； 输出时： CPU DB 锁存器 输出设备数据线
以上三类信息分别通过各自的寄存器和相应的控制逻辑 来完成信息的传送。通常将这类寄存器和相应的控制逻辑称 为I/O端口。CPU与一个外设之间通常有三个端口。数据端口 (输入/输出)；状态端口；控制端口。
二、I/O接口的一般结构 （续） I/O接口组成：接口由接口硬件和接口软件组成。 1.接口硬件
接口
这类接口面对总线，因此要使用三态输出器件； 对于输入信号有记忆功能的一般使用三态门； 对于输入信号无记忆功能的一般还要增加锁存功能；
1. 无条件传送方式（同步传送）
第六章输入输出接口基础(CPU与外设之间的数据传输)
§6.1 接口的基本概念
3、什么是微机接口技术？
处理微机系统与外设间联系的技术 注意其软硬结合的特点 根据应用系统的需要，使用和构造相应的接 口电路，编制配套的接口程序，支持和连接 有关的设备
§6.1 接口的基本概念
4、接口的功能
⑴对I/O端口进行寻址，对送来的片选信号进行 识别；
(2)根据读/写信号决定当前进行的是输入操作还 是输出操作，对输入输出数据进行缓冲和锁存 输出接口有锁存环节；输入接口有缓冲环节 实际的电路常见： 输出锁存缓冲环节、输入锁存缓冲环节
对接口内部寄存器的寻址。
P279
§6.2 CPU与外设之间数据的传送方式
CPU与外设之间传输数据的控制方式通常有 三种： 程序方式:
• 无条件传送方式和有条件传送方式
中断方式 DMA方式
§6.2 CPU与外设之间数据的传送方式
一、程序方式 指用输入/输出指令，来控制信息传输
的方式，是一种软件控制方式，根据程序控 制的方法不同，又可以分为无条件传送方式 和条件传送方式。
输入数据寄存器：保存外设给CPU的数据 输出数据寄存器：保存CPU给外设的数据
⑵ 状态寄存器
保存外设或接口电路的状态
⑶ 控制寄存器
保存CPU给外设或接口电路的命令
§6.1 接口的基本概念
接口电路的外部特性 主要体现在引脚上，分成两侧信号 面向CPU一侧的信号：
用于与CPU连接 主要是数据、地址和控制信号
程序不易阅读（不易分 清访存和访问外设）
00000
I/O 部分
§6.1 接口的基本概念
独立编址方式
FFFFF
优点：
I/O端口的地址空间独立
内存 空间
控制和地址译码电路相对简单 FFFF I/O
计算机组成原理第6版(白中英)第6章总线系统
2. 系统总线的标准化
PC中，系统总线布设在主板上。
为什么主板能支持很多厂家的显卡……？ 原因是，系统总线是按标准制作的。
总线标准规定总线的物理特性、功能特性、电气特性 和时间特性。
微机中的标准总线：ISA总线 (16位，8MB/s)、 EISA (32 位 ， 33.3MB/s) 总 线 、 VESA 总 线 (32 位 ， 132MB/s) 、 PCI总线(64位，100MB/s) PCI-Express 1.0总线(250MB/s) 。
15
6.1.5 总线结构实例
南北桥芯片将CPU总线、PCI总 线、ISA总线连成整体。桥芯片 起到了信号速度缓冲、电平转换、
控制协议的转换作用。
16
CPU总线
• 也称CPU-存储器总线，它是一个64位数据线和32
位地址线的同步总线。
PCI总线
• 用于连接高速的I/O设备模块，如图形显示卡适配
7
总线的主要参数
1.总线的带宽 （MB/s）
• 一定时间内总线上可传送的数据量
2.总线的位宽
• 总线能同时传送的数据位数。
即我们常说的32位、64位等总线宽度的概念。
3.总线的工作时钟频率 （MHz）
• 总线的时钟频率
f
1 T
1 时钟周期
8
总线带宽
总线传输数据的速度。单位：MB/s
[例6.1]：(1)某总线在一个总线周期中并行传送4个字节的数据，假 设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则 总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线 时钟频率升为66MHz，则总线带宽是多少?
4
1. 总线的特性(续) 电气特性
项目6 单片机外部总线与接口扩展技术
项目6 单片机外部总线与接口扩展技术项目要求：本项目通过对单片机外部总线与接口扩展技术分析介绍，要求学生会对单片机进行功能扩展及接口控制，掌握有关接口芯片的功能特征以及操作方法等。
1、掌握单片机外部总线的功能并会对其进行操作。
2、掌握有存储器扩展原理及方法；掌握一些新型串行接口的技术路线以及相关接口芯片的应用及操作方法。
3、理解数/模（D/A）转换及模/数（A/D）转换的概念，掌握D/A及A/D转换的实现方法，掌握常用D/A及A/D转换芯片的接口扩展技术。
技能目标：1、认识有关存储器芯片、新型串行接口芯片、D/A及A/D转换芯片，懂得相关技术指标的含义，能根据设计目标对芯片进行选型。
2、能根据系统要求设计外部总线接口扩展电路及控制程序，并完成制作。
MCS-51单片机内部虽然集成了储存器、I/O口、定时器/计数器等硬件资源，但随着单片机应用的范围日益广泛，对其资源提出了更高的要求，在一些情况下使用时内部资源不够，为了满足各种复杂的应用系统的要求，可在单片机外部扩展存储器和各种功能的器件。
MCS-51单片机有着完善的并行三总线结构，利用这个优势可以方便地扩展外部资源，特别是存储器的扩展。
随着单片机技术的发展，串行外设接口技术受到的重视程度越来越高，串行外设接线简单灵活，占用单片机接口数量少，系统硬件结构简单，易形成用户模块化结构，对于增加系统扩展的灵活性、降低硬件成本、缩短产品开发周期具有现实意义。
由于单片机只能处理数字量，而在实际应用中，各种模拟信号（如温度、压力、流量等）十分常见，这就需要将模拟信号转变为数字信号才能送入单片机处理；反之单片机只能输出数字量的控制信号，如果被控制对象需接收模拟信号，则必须将数字量转变为模拟量才能实施控制。
因此模/数（A/D）转换和数/模（D/A）转换也是单片机接口扩展的重要任务之一。
知识1 并行总线与存储器扩展总线（Bus）是单片机各种功能部件之间传送信息的公共通信干线，按照单片机所传输的信息种类，总线可以划分为数据总线（DB）、地址总线（AB）和控制总线（CB），分别用来传输数据信号、数据地址信号和控制信号。
微型计算机原理与接口技术(何宏)章 (6)
第6章 输入/输出接口技术
2．端口编址方式 既然端口可被微处理器访问，如同存储单元，那么每个端口 也存在着编址的方式问题。在当今流行的各类微机中，对I/O接口 的端口编址有两种办法，即端口统一编址和端口独立编址。用 Motorola公司的微处理器，如6800、68000系列构成的微型机采用 前一种方法；而用Zilog和Intel 公司的微处理器，如Z-80、Z800、8086/8088、80286、80386、80486、Pentium等系列构成的 微型机都采用后一种方法。
期(WR为低电平时)呈现在数据总线上，这样短的时间用于向低速 外围设备传送是不可能的，因此，要在接口电路中设置数据锁存 器，将CPU输出的信息先放在锁存器中锁存，再由外设进行处理， 以解决双方的速度匹配问题。
第6章 输入/输出接口技术
2．缓冲隔离功能 CPU与外设的信息交换是通过CPU的数据总线完成的，系统不 允许外设长期占用数据总线，而仅允许被选中的设备在读周期(或 写周期)占用数据总线。通过接口电路，就可以实现外围设备信息 在CPU允许期内传递到CPU数据总线上，其他时间对CPU总线呈高阻 状态，这样，设备之间可互不干扰。一般在接口电路中设置输入 三态缓冲器满足上述要求。 3．转换功能 通过接口电路，可以实现模拟量与数字量之间的转换。若外 设电平幅度不符合CPU要求，则通过接口电路进行电平匹配，也可 以实现串行数据与并行数据的转换。
息、状态信息和控制信息3种类型。 1．数据信息 CPU和外围设备交换的基本信息就是数据，数据通常为8位或
16位。数据信息大致分为以下3种类型。 (1) 数字量。数字量是指由键盘、磁盘、扫描仪等输入设备
读入的信息，或者主机发送给打印机、磁盘、显示器、绘图仪等 输出设备的信息，它们是二进制形式的数据或是以ASCII码表示的 数据及字符，通常为8位。
微型计算机控制技术学习心得
微型计算机控制技术学习心得第一篇：微型计算机控制技术学习心得微型计算机控制技术学习心得转眼间，一个学期又过去了。
微机原理与控制技术课程已经结束了。
通过从大三下学期的微机原理与接口技术到这学期的微机原理与控制技术的学习，回想起来受益匪浅，主要是加深了对计算机的一些硬件情况和运行原理的理解和汇编语言的编写，期间也听老师讲过，微机原理这门课程是比较偏硬件一点的。
正是因为这一点我还是对它比较喜欢的，因为它和我的专业方向“机电工程”有很大的联系，在机电工程领域很多场合要应用到微机，而且是微机原理是考研复试面试时必考问的专业课，因为我要考研，本着一定要考上的心态，因此对该课程的学习还是有浓厚的兴趣和动力的。
下面谈谈这期学习该课程的心得与体会：总体介绍下这门课程的轮廓吧（也就是教学大纲）：一、课程性质与设置目的（一）课程性质微型计算机控制技术是高等院校计算机应用专业本科教学中的一门选修专业课，是从微型计算机原理到微型计算机控制，从理论到实际的必经桥梁，是着重解决和处理工程实际问题的一门课程。
在该课程的教学过程中，将课堂教学与实验教学有机结合，注意培养同学分析问题、解决问题的方法和能力。
该课程主要介绍微型计算机应用在工业控制中的各种技术，重点讲述微型机用于实时控制中的软件、硬件设计方法，以及它们之间的结合问题。
课程注重理论联系实际，从工程实际出发，在设计方法，即实验技术、操作运行、系统调试等方面对学生进行训练，为学生的毕业设计及将来的实际工作奠定基础。
（二）教学目的通过本课程的学习，可使我们对微型机在工业过程控制和智能化仪器方面的应用有个比较全面的了解，为以后的工作和毕业设计打下基础。
二、下面我对该门课程的教学内容做了一个详细的总结1.第1章微型计算机控制系统概述2.教学要点1.微型计算机控制系统的组成2.微型计算机控制系统的分类3.微型计算机控制系统的发展 3.教学内容通过对本章的学习，应当对微型计算机控制系统有一个完整的概念，具体掌握以下几方面的内容。
第六章_基本输入输出接口技术
20
6.3 CPU与外设之间的数据传送方式
[例] 设状态端口地址为086H，数据端口地址为084H，外 设忙碌D7=1，请用查询方式写出CPU从存储器缓冲区 Buffer送出1KB的数据给外设的程序段。 LEA SI , Buffer ；取Buffer的有效地址送SI MOV CX , 1000 ；循环次数 W1: MOV DX, 086H ；状态端口地址送DX W2: IN AL , DX ；从状态端口读入状态信息 AND AL，80H ； BUSY=0? JNZ W2 ； BUSY=1，返回继续查询 MOV AL,[SI] ； BUSY=0，取数据 MOV DX, 084H ；数据端口地址送DX OUT DX,AL ；数据输出到数据端口 INC SI ；SI指向下一个字节数据 LOOP W1 ；CX-1送CX≠0，循环 HLT ；CX=0，传送结束
FFFFF
内存 空间 I/O 空间
10
§6-2 I/O端口的编址与访问
二、 I/O端口地址的译码方法：
I/O端口地址译码的一般原则是：把CPU用于I/O端口寻址 的地址线分为高位地址线和低位地址线两部分：
将低位地址线直接连到I/O接口芯片的相应地址引脚， 实现片内寻址，即选中片内的端口。 将高位地址线与CPU的控制信号组合，经地址译码电 路产生I/O接口芯片的片选信号。 常见的译码器： 2/4线译码器74LS139 3/8线译码器74LS138
返回断点
6.3 CPU与外设之间的数据传送方式
关于中断的几点说明：
采用中断的数据传送方式时，外设处于主动申请地 位，CPU配合进行数据传送；CPU不必反复去查询 外设的状态，而是可以与外设“并行工作”，因此 提高了CPU的工作效率，并且更具有实时性。
第六章 总线系统
总线结构——基本概念
CPU-CACHE 模块 存储器 模块 I/O 适配器 总线 控制器
数据传送总线（数据线、地址线、控制线）
仲裁总线
中断和同步总线 公用线
2016年11月14日1时24分 22
系统总线——总线接口
• 信息的传送方式 – 串行传送 在串行传送时，按顺序来传送表
示一个数码的所有二进制位(bit)的脉冲信号， 每次一位，被传送的数据需要在发送部件进行 并－－串变换，这称为拆卸，反之称为装配。 – 并行传送 对每个数据位都需要单独一条传 输线。信息有多少二进制位组成，就需要多少 条传输线，从而使得二进制数“0”或“1”在不 同的线上同时进行传送。
2016年11月14日1时24分
41
思考作业
• P235 • 1-20
2016年11月14日1时24分
42
I/O (Input-Output)总线与扩展槽
总线是计算机中的传输数据信号的通道，按并行方式传输信息。
微处理器 存储器 接口电路 外部设备
扩展槽的作用
I/O总线
输入/输出：
数据总线 控制总线 地址总线
主存 外设 256 64K
主存->存储总线-> AB=16->64K 外设->系统总线->AB=8 ->256字节
2016年11月14日1时24分 15
• 指令系统： • CPU访问主存、外设的指令由于总线的结 构不同而不同。 • 例：单总线：主存-外设统一编址 • 所以只有一条指令，如： • MOV A，0000H； A<-主存 • MOV A，FFE0H；A<-外设
2016年11月14日1时24分 31
系统总线——总线的仲裁、定时和数据传送模式
第6章+单总线数据传输
第6章单总线数据传输第6章单总线数据传输本章主要内容包括：单总线技术概述单总线数据传输协议单总线驱动程序本章首先对单总线的基本知识和芯片进行了简单介绍，接着详细论述了单总线数据传输协议，包括通信信号的类型、单总线通信的初始化、ROM命令、功能命令、单总线器件的ROM搜索。
最后给出了单总线的驱动程序，以便读者参阅。
6.1单总线技术概述1-wire单总线是Maxim全资子公司Dallas的一项专有技术。
与目前多数标准串行数据通信方式，如SPI/IIC/MICROWIRE不同，它采用单根信号线，既传输时钟，又传输数据，而且数据传输是双向的。
它具有节省I/O口线资源、结构简单、成本低廉、便于总线扩展和维护等诸多优点。
采用单总线接口芯片可以方便地组成数据交换网络，由单总线芯片组成的网络被称为微型局域网(Micro LAN)。
微型局域网是一种主从式网络，它以个人计算机或单片机作为网络中的主设备，而网络中其他所有设备都被称为从设备，从设备由主设备集中管理来实现主设备和各从设备之间的数据通信。
微型局域网的规模灵活可变，一个网络中的从设备数可以从几个到数千个不等，理论上几乎不存在限制。
微型局域网的组网十分简单，只需要一对普通的双绞线就能组网，而且所有的从设备无需自带电源，因而具有组网快、成本低的特点，非常适于现场应用，是现场总线技术的一种新选择。
1为了更深刻的了解单总线技术，我们先从单总线芯片的硬件结构入手，引出单总线技术的特点，从而全面了解单总线技术。
下面我们就从硬件方面来了解一下单总线芯片。
6.1.1单总线芯片简介为了较为全面地掌握单总线系统，先简单的了解一下单总线的芯片。
本节将分三个部分对单总线的芯片进行介绍：硬件结构、芯片序列号和芯片的供电。
1杨金岩郑应强张振仁.8051单片机数据传输接口扩展技术与应用实例[M]北京：人民邮电出版社出版.2005.211～212单片机与数据通信1. 单总线硬件结构顾名思义，单总线只有一根数据线。
现代测试技术)第6章测控总线技术
特点
IEEE 488标准定义了物理层、数据链 路层和应用层三层协议结构，支持多 主多从设备通信，具有高速、可靠、 灵活等特点。
SCPI命令集
定义
特点
SCPI（Standard Commands for Programmable Instruments） 命令集是一种用于可编程仪器的 标准命令集。
SCPI命令集采用类似于自然语言 的语法结构，易于学习和使用； 同时支持多种数据类型和仪器功 能，具有通用性和可扩展性。
特点
GPIB总线具有高速、灵活、可靠的特点，支持多个设备之 间的通信和数据传输。它采用主从式结构，通过总线控制 器来控制多个设备之间的数据传输和通信。
应用领域
GPIB总线广泛应用于自动化测试系统、仪器仪表控制等领 域。
VXI总线
01
定义
VXI（VMEbus Extensions for Instrumentation，仪器用VME总线扩
并行传输与串行传输
并行传输是同时传输多个比特，而串行传输则是一个比特接一个比特地传输。测控总线中常采用串行传输方式，因其 传输线路简单、成本低。
同步传输与异步传输
同步传输依赖于精确的时钟信号进行数据同步，而异步传输则通过特定的起始和停止位来标识数据包的开始和结束。 测控总线中常采用异步传输方式，因其灵活性高、适应性强。
传输速率
数据传输速率是衡量总线性能的重要指标，通常以比特率（bps）或字节率（Bps）表示。测控总线的传 输速率因应用需求而异，一般要求高速、稳定的数据传输。
数据同步与异步处理
数据同步
在并行传输中，数据同步是确保多个比特同时正确传输的关键 。通过精确的时钟信号和数据锁存器，实现数据的同步传输。
第6章 输入输出及终端系统
51
状态端口地址：0000 0011 1111 1011 数据端口地址：0000 0011 1111 1000
外设应提供设备状态信息 接口应具备状态端口
48
查询工作方式流程图
开始
读入并测试外设状态
N
READY?
Y
进行一次 数据交换
N
每满足一次 条件只能进 行一次数据 传送
传送完？
Y
结束
防止死循环 超时?
N Y
读入并测试外设状态
N
超时错
READY?
Y
复位计时器
N
与外设进 行数据交换 传送完？
Y
结束
查询工作方式例
N 进行一次传送
修改地址指针
N
传送完否?
Y
结 束
查询工作方式
优点：
软硬件比较简单 CPU效率低，数据 传送的实时性差， 速度较慢
1号外设 准备就绪？ N 2号外设 准备就绪？ N 3号外设 准备就绪？ N
Y
对1号外设服务
缺点：
Y
对2号外设服务
Y
对3号外设服务
┇
n号外设 准备就绪？ N
Y
对n号外设服务
按传输信息的类型分类：
模拟接口
并行接口 串行接口
33
按传输信息的方式分类：
接口特点
输入接口：
接口技术
（一）接口（第六章）1、接口、接口技术、接口功能P149接口:是指计算机之间、CPU和存储器、CPU和外部设备之间通过总线进行连接的逻辑部件(电路),它是CPU与外界进行信息交换的中转站。
接口技术:采用软件、硬件相结合的方法，实现CPU与外设之间协调与匹配，实现两者之间高效、可靠的进行信息传递的一门技术。
接口功能:（1）选择外设：在微机系统中一般有多个外设，但同一时间，CPU只能与一台外设交换信息。
所以CPU与接口交流，与同存储器一样，都要寻址，正确选择一个外设。
（2）状态信号应答：CPU可以通过接口检测、获得外设的工作状态，也可通过接口发一些控制信息，设置或改变外设的工作状态，以协调数据传送之前的准备工作。
（3）数据格式转换：外设所用数据格式和微机系统内的不兼容，如正负逻辑的转换，串行与并行数据转换（4）协调速度：即有数据锁存、缓冲功能。
外设工作速度慢，为了不影响CPU的工作效率，让CPU总是等待外设，在接口中数据缓冲器，CPU可把数据放到其中，就可以继续其他工作。
（5）中断管理：提供中断信号，使CPU和外设可采用中断方式进行数据传送，提高传送效率。
I/O接口的结构（内部包含哪些寄存器）。
P149I/O接口是一电子电路(以IC芯片或接口板形式出现),其内有若干专用寄存器和相应的控制逻辑电路构成。
它是CPU和I/O设备之间交换信息的媒介和桥梁。
传递的信息有：数据、状态及控制信息2、CPU与I/O接口传送信息的方式及特点，使用何种指令（重点掌握查询方式）P152、156查询方式：查询方式是指CPU传送数据之前，主动去查询外部设备是否“准备好(READY)”。
若没有准备好，则继续查询其状态，直至外部设备准备好了，即CPU确认外部设备已具备传送条件之后,才进行数据传送。
根据数据的传送方向, 分为查询式输入和查询式输出两种接口电路。
（一）程序控制传输方式（1）同步传输方式：在这种方式下，CPU直接与外设传输数据并不需要了解外设状态同步输入过程：1,提供商品地址，以CPU从指定的外设中取入数据。
微型计算机原理与接口技术第六章课后答案pdf
第六章1. CPU与外设交换数据时，为什么要通过I/O接口进行？I/O接口电路有哪些主要功能？答：CPU和外设之间的信息交换存在以下一些问题：速度不匹配；信号电平不匹配；信号格式不匹配；时序不匹配。
I/O接口电路是专门为解决CPU与外设之间的不匹配、不能协调工作而设置的，处于总线和外设之间，一般应具有以下基本功能：⑴设置数据缓冲以解决两者速度差异所带来的不协调问题；⑵设置信号电平转换电路，来实现电平转换。
⑶设置信息转换逻辑，如模拟量必须经 A/D变换成数字量后，才能送到计算机去处理，而计算机送出的数字信号也必须经D/A变成模拟信号后，才能驱动某些外设工作。
⑷设置时序控制电路；⑸提供地址译码电路。
2. 在微机系统中，缓冲器和锁存器各起什么作用？答：缓冲器多用在总线上，可提高总线驱动能力、隔离前后级起到缓冲作用，缓冲器多半有三态输出功能。
锁存器具有暂存数据的能力，能在数据传输过程中将数据锁住，然后在此后的任何时刻，在输出控制信号的作用下将数据传送出去。
3. 什么叫I/O端口？一般的接口电路中可以设置哪些端口？计算机对I/O端口编址时采用哪两种方法？在8086/8088CPU中一般采用哪些编址方法？答：在CPU与外设通信时，传送的信息主要包括数据信息、状态信息和控制信息。
在接口电路中，这些信息分别进入不同的寄存器，通常将这些寄存器和它们的控制逻辑统称为I/O 端口。
一般的接口电路中可以设置数据端口、状态端口和命令端口。
计算机对I/O端口编址时采用两种方法：存储器映像寻址方式、I/O单独编址方式。
在8086/8088CPU中一般采用I/O单独编址方式。
4. CPU与外设间传送数据主要有哪几种方式？答：CPU与外设间的数据传送方式主要有：程序控制方式、中断方式、DMA方式。
程序控制传送方式：CPU与外设之间的数据传送是在程序控制下完成的。
⑴无条件传送方式：也称为同步传送方式，主要用于对简单外设进行操作，或者外设的定时是固定的或已知的场合。
微机原理与接口技术(楼顺天第二版)第六章习题解答
微机原理与接口技术（楼顺天第二版）习题解答第6章总线及其形成6.1答：内存储器按其工作方式的不同，可以分为随机存取存储器（简称随机存储器或RAM）和只读存储器（简称ROM）。
随机存储器。
随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信息，对任一地址的存取时间都是相同的。
由于信息是通过电信号写入存储器的，所以断电时RAM中的信息就会消失。
计算机工作时使用的程序和数据等都存储在RAM中，如果对程序或数据进行了修改之后，应该将它存储到外存储器中，否则关机后信息将丢失。
通常所说的内存大小就是指RAM的大小，一般以KB或MB为单位。
只读存储器。
只读存储器是只能读出而不能随意写入信息的存储器。
ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。
当计算机断电后，ROM 中的信息不会丢失。
当计算机重新被加电后，其中的信息保持原来的不变，仍可被读出。
ROM 适宜存放计算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。
6.2 答：存储器的主要技术指标有：存储容量、读写速度、非易失性、可靠性等。
6.3答：在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。
作为一种保守的估计，在存储器芯片的手册中可以查得最小读出周期t cyc(R)(Read Cycle Time)和最小写周期t cyc(W)(Write Cycle Time)。
如果根据计算，微处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。
8086CPU对存储器的读写周期需要4个时钟周期(一个基本的总线周期)。
因此，作为一种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：t cyc(R)＜4T－t da－t D－T其中：T为8086微处理器的时钟周期；t da为8086微处理器的地址总线延时时间；t D为各种因素引起的总线附加延时。
微机原理与接口技术第6章_IO接口和总线
6.1、 I/O接口
查询式输入代码片段
6.1、 I/O接口
查询式输出
6.1、 I/O接口
查询式输出时，状态寄存器的状态指示输出设备是否空 闲。
外设
数据线
状态线
6.1、 I/O接口
查询式输出工作过程
当输出设备将数据输出后，会发出一个ACK信号，使D触 发器翻转为0。
CPU查询到这个状态信息后，便知道外设空闲，可以执行 输出指令，将新的输出数据发送到数据总线上，同时 把数据口地址发送到地址总线上。
由地址译码器产生的译码信号和WR相“与”后，发出选 通信号，将输出数据送至8位锁存器。同时，将D触发 器置为1，并通知外设进行数据输出操作。
6.1、 I/O接口 查询式输出流程图
6.1、 I/O接口
常用的状态线有empty，busy 功能： 1、输出设备空闲，BUSY无效； 2、CPU写数据端口，输出设备输出数据，
缓冲器74LS244和74LS245 锁存器74LS373
6.1、 I/O接口 二、简单的输入输出接口芯片 1. 缓冲器74LS244和74LS245
连接在总线上的缓冲器都具有三态输出能力。 在CPU或I/O接口电路需要输入输出数据时，在它 的使能控制端EN（或G）作用一个低电平脉冲，使它的 内部的各缓冲单元接通，即处在输出0或1的透明状态。 数据被送上总线。 当使能脉冲撤除后，它处于高阻态。这时，各缓冲单元 像一个断开的开关，等于将它所连接的电路从总线脱开。 74LS244和74LS245就是最常用的数据缓冲。除缓冲作用 外，它们还能提高总线的驱动能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6.1总线接口概述
总线是计算机系统中模块到模块间 传送信息的一束信号线
6.1.1总线的分类
按功能分： 地址总线 数据总线 控制总线 按层次结构分： 内部总线 系统总线 外部总线 按通信方式分： 串行总线 并行总线
6.1.2总线功能
总线的功能在于在辅助信息的协调下，实现 对基本信息的正确传输。 为了保证功能的实现需要：
4.高速方式
高速方式芯片的传输速率可达400Kbit 高速方式芯片和普通芯片可混合用于同一 I2C总线
6.2.3 1-Wire总线技术
对于单总线设备，读出和写入信息只要 一根口线（单总线）。
典型器件为Dallas公司的DSB1820单总 线温度传感器。
6.2.3 1-Wire总线技术
1、是否写START
* 调用数据: FL 数据寄存器 * * FH 调用标志 * * .0=1 写起始位 * * .1=1 写停止位 * * .2=1 要求应答 * * 返回数据: FL=00H 正确写入 * * FL=0FFH 写入错误 *
2、写8BIT数据
3、是读应答ACK 4、是否写STOP
2.以AT24C128为例介绍I2C总线
DS1820的读、写及初始化
操作协议：初始化->发ROM命令->发存储器命 令->处理数据
初始化DS1820时序
6.2.3 1-Wire总线技术
DS1820的读、写及初始化
6.2.3 1-Wire总线技术
5.1-Wire接口自动寻码技术
读 字 节 流 程
1、是否写START 2、读8BIT的数据 3、是否写应答ACK 4、是否写STOP
* 调用数据: FH 调用标志 * .0=1 写起始位 * * .1=1 写停止位 * * .2=1 要求应答 * * 返回数据: FL
3.仲裁和时间同ቤተ መጻሕፍቲ ባይዱ化
(1)时钟的同步
主机向SCL发送自己的时钟脉冲以控制I2C总线 上的数据传送 多个主机同时发送时，各时钟电平之间相“与”
二、异步总线传输
异步方式，依靠请求和应答两根联络线进行信 号传输
异步总线传输读操作时序
异步总线传输写操作时序
同步总线传输与非同步总线传输
三、半同步总线传输
依靠一根BUSY联络线要求发送者插入相应WAIT 的同步传输
半同步总线传输时序示例
本章主要内容
总线接口概述 串行总线接口技术 ISA（工业标准结构）总线 PCI（外围器件互联）总线 GPIB总线 VXI总线 PXI总线
2.以AT24C128为例介绍I2C总线
(6)应答
每个传送字节后必须有一位应答位 在应答时钟脉冲高电平期间，发送设备释放SDA线，接收 设备拉低SDA线并保持稳定，以作为有效应答信号
2.以AT24C128为例介绍I2C总线
(7)寻址及命令
1)第一字节的定义
芯片地址
从机地址位
读/写位
2.DS1820引脚及功能
GND: DQ: VDD: 地 数据输入/输出， (单线接口，可作寄生供电)； 电源电压。
6.2.3 1-Wire总线技术
3.DS1820工作原理
DS1820由电源监测、64bitROM和存储器三个 主要数字器件组成
6.2.3 1-Wire总线技术
3.DS1820工作原理
2.以AT24C128为例介绍I2C总线
(7)寻址及命令
6)连续地址读
2.以AT24C128为例介绍I2C总线
(7)寻址及命令
7)软件例程 纵观前面的各类操作过程，可以将其分解为基 本的两类指令BYTE读和BYTE写
2.以AT24C128为例介绍I2C总线
写 字 节 流 程
1.DS1820特性
单线接口:仅需一根口线与MCU连接 无需外围元件 由总线提供电源 测温范围为-55℃—75℃，精度为0.5℃ 9Bit温度值 A/D变换时间为200ms 用户自设定温度报警上下限，其值是非易失性的 报警搜索命令可识别哪片DS1820温度超限。
6.2.3 1-Wire总线技术
B类：不使用闪速存储阵列
缓冲区读取 缓冲区写入 状态寄存器读取
(5)软件例程
AT45D041写BYTE子程序
ICBW: ICBWL: ICBW1: ICBWSCK: LDB BL,#8 LCALL SET_SCK_0 LCALL WAIT SHLB AL,#1 JC ICBW1 LCALL SET_SI_0 SJMP ICBWSCK LCALL SET_SI_1 LCALL WAIT LCALL SET_SCK_1 LCALL WAIT DJNZ BL,ICBWL RET
第六章 总线接口技术
本章主要内容
总线接口概述 串行总线接口技术 ISA（工业标准结构）总线 PCI（外围器件互联）总线 GPIB总线 VXI总线 PXI总线
6.1总线接口概述
总线的分类 总线功能 总线握手 总线约定或协议 同步总线传输与非同步总线传输
24位地址码序列
主存储器页读操作时序
(3)主要命令简介
2)状态寄存器读取(57H)
状态寄存器
就绪/繁忙
器件密度
最近的贮存与缓存区比较结果
(3)主要命令简介
3)经过缓冲区写入主存(82H或85H)
经缓冲区写入数据时序
(4)操作方式概要
A类：利用闪速存储阵列
主存页读取 主存页到缓冲区传送 主存页与缓冲区比较 ……
6.1.5同步总线传输与非同步总线传输 系统总线上，一个传输周期包括四个阶 段：
1、申请阶段 2、寻址阶段 3、传数阶段 4、结束阶段
同步总线传输与非同步总线传输
一、同步总线传输
依靠严格的相同速率进行信号传输，无需联络 线
同步总线传输定时关系
同步总线传输与非同步总线传输
64bit闪速ROM的结构如下
8bit检验CRC
MSB
48bit序列号
8bit型号代码
LSB
测温结果
MSB
1 符号位 1 0 0 1 0 0 1 0
此数代表-55℃
6.2.3 1-Wire总线技术
4.操作指令
ROM指令
READROM MATCHROM SKIPROM SEARCHROM
(5)软件例程
AT45D041读BYTE子程序
ICBR: ICBRL: ICBRBL: ICBRSHL: ICBREND: LDB LDB BL,#8 AL,R0 LCALL SET_SCK_0 LCALL WAIT LCALL SET_SCK_1 LCALL WAIT LCALL GET_SO_01 CMPB AH,R0 JE ICBRBL ORB AL,#00000001B DJNZ BL,ICBRSHL SJMP ICBREND SHLB AL,#1 LCALL WAIT SJMP ICBRL RET
设备和I2C总线的接口电路
2.以AT24C128为例介绍I2C总线
(1)AT24C128/256的简介
24C128/256为16k/32k×8bit串行电 可擦除只读存储器，允许4个器件连接在同一个 两线式总线上
24C128/256引脚
2.以AT24C128为例介绍I2C总线
(2)AT24C128/256的特性
2.以AT24C128为例介绍I2C总线
(7)寻址及命令
2)字节写
2.以AT24C128为例介绍I2C总线
(7)寻址及命令
3)页写
2.以AT24C128为例介绍I2C总线
(7)寻址及命令
4)当前地址读
2.以AT24C128为例介绍I2C总线
(7)寻址及命令
5)任意地址读
2.以AT24C128为例介绍I2C总线
(3)一位数据的传送
SDA变化时 SCL一定为0
2.以AT24C128为例介绍I2C总线
(4)启动信号和停止信号
在SCL为1时 SDA 1-->0 代表start SDA 0-->1 代表stop
2.以AT24C128为例介绍I2C总线
(5)数据字节的传送
6.2串行总线接口技术
SPI总线技术 I2C总线技术 1-Wire总线技术
1.SPI总线概述
SPI串行总线接口通常包括
LOAD(CS) CLK MISO,MOSI(分开或公用）
单主机SPI连接图
1.SPI总线概述
SPI系统
一台主机MCU和若干台从机MCU 多台MCU互相连接成一个多主机系统（如图） 一台主机和若干台从机外围设备
时钟的同步过程
3.仲裁和时间同步化
(2)仲裁
仲裁是当多台主机同时要求控制总线时，决定 由哪个主机控制总线的判断处理过程； 仲裁利用各主机数据线的“与”关系来实现， 其过程不影响数据的传送 仲裁的结果取决于主机发送的地址和数据
3.仲裁和时间同步化
(3)用时钟同步机制作握手信号
I2C总线上的数据传送是按SCL线上的时钟脉冲 同步进行的； 可用拉低SCL线的方法减缓总线上的数据传输 速率
1）低电压标准电平操作： 5.0——(Vcc=4．5～5．5V) 2.7——(Vcc=2．7～5．5V) 1.8——(Vcc=1．8～3．6V) 内部容量16k x 8bits /32k x 8bits； 两线式串行接口； 双向式数据传输协议； 1MHz(5V)，1MHz(2.7V)，400kHz(1.8V)多种频率 兼容； 硬件写保护管脚和软件数据保护； 64字节页写模式（允许部分页单独写）；