接口技术概念解释

接口技术概念解释：

1章：

微处理器：指CPU

微型计算机：微处理器+内存+I/O接口

微型计算机系统：微型计算机+外设+软件

单片机：把微型计算机集成在一个芯片上

单板机：在一块印刷电路板上安装微处理器+内存+I/O接口+监控程序固件

片总线：又称元件级总线。

内总线：又称“系统总线”、“微机总线”、“板级总线”。

外总线：又称通信总线。

总线：两个以上模块间传送信息的公共通路。

2章：

执行部件EU：由通用寄存器、标志寄存器、运算器和EU控制系统组成。从BIU获取指令完成指令规定的操作。总线接口部件BIU：由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列组成。负责取指、取数、存放结果

最大方式：指多CPU系统，系统总线控制信号由8288提供。

最小方式：指单CPU系统，系统总线控制信号由8086提供。

指令周期：从一条指令的启动到下一条指令的启动的间隔时间。

总线周期：CPU完成一次对外操作所需时间。

时钟周期：CPU的主频脉冲周期。

等待周期：当外设在3个T周期内无法完成数据读写时，允许插入T W以延长总线操作时间。称T W为等待周期。指令寻址方式：指令中操作数的表示方式。

MMX：多媒体扩展。

SEC：单边接触

SSE：“Streaming SIMD Extensions”数据流单指令多数据扩展技术

乱序执行：不完全按程序规定的指令顺序依次执行。

推测执行：遇到转移指令时，不等结果出来，根据推测提前执行。也称“风险执行”

SIMD：单指令多数据。

3章：

存储器芯片的存储容量：可以容纳的二进制信息量。

存储器芯片的存储时间：从给出读命令到信息稳定在输出端的时间间隔。

“对准好”的字：16位字低字节放在偶存储体中。

奇偶分体：为了满足一次访问一个整字，又能访问一个字节的要求，把1MB 内存分成偶存储体和奇存储体。

独立编址：存储器和I/O端口两个独立空间。

4章：

I/O接口：把CPU和外设连接起来，实现数据传送的控制电路。

I/O端口：接口电路中可由CPU读写的寄存器。

周期挪用：利用CPU不访问存储器的那些周期来实现DMA操作。

中断向量：中断服务程序入口地址。

正常EIO方式：向8259A发普通EOI命令，清ISR中优先权最高的位。

自动EIO方式：在第二个INTA信号的后沿，8259A自动清除ISR中优先权最高的位。

特殊EIO方式：向8259A发EOI命令，清ISR中指定的位。

溢出中断：当程序中遇到INTO指令而且OF=1时产生的中断。

DMA： CPU不干预，由DMAC控制的直接存储器存储。

5章：

片选：只有该输入端处于有效电平时，本接口芯片才进入工作状态。

可编程：可用软件使I/o接口芯片按不同方式工作。

联络信号：保证数据同步传输的信号线，又称握手信号。

INTE：中断允许。

OBF：输出缓冲器满。

IBF：输入缓冲器满。

ST B：把输入数据锁存入相应数据口的选通信号。

ACK：应答信号。

7章：

串行通信：数据各位按时间顺序依次通过一条传输线传送。

异步通信：串行通信的一种，以字符为单位传送信息。

波特率：单位时间内传送二进制数据的位数。

串行异步通信的奇偶错：收到的一个字符中1的个数不符合原先的约定。

串行异步通信的帧错：收到的一帧信息不符合原先的约定。

串行异步通信的与溢出错：上一个字符未取走，下一个字符又来了。丢失字符。

RS—232C：串行通信的一种总线标准。

8章：

传感器：把非电量转换成对应的电压或电流的模拟量的电子器件。

采样：将一个连续的时间函数信号用一定时间间隔的离散函数来表示。

保持：在模/数转换之前，采用电路使模拟量保持稳定。

量化：把模拟量用对应的数字量表示。

数/摸转换：数字量转换为对应的模拟量。

模/数转换：模拟量转换为对应的二进制数字量。

编码：用规定的代码来表示数字量。

9章：

人机交互设备：人与计算机之间交流信息的输入输出设备。

键盘：一组矩阵排列的按键开关。

鼠标器：一种移动光标选择操作的输入设备。

触摸屏：一种坐标定位的输入设备。

LCD：液晶显示器。

LED：发光二极管

IEEE-1394：一种高速串行接口标准，其数据传输率可达1Gb/s

80386：①32位地址线，32位数据线，寄存器、运算器都是32位，物理空间4GB,虚拟空间64TB。

②3种工作方式：实方式，保护方式，虚拟86方式。

③3种存储空间：逻辑地址，线性地址，物理地址。

80486：①80386+80387（FPU）+8KB Cache。

②部分采用RISC技术，使用频率高的指令用硬连线控制器。

③猝发式总线传输。

Pentium：①超标量流水线（FPU 8级，U,V通道都是5级），3个执行单元可同时执行3条无相关指令。

②双Cache （8KB指令Cache，8KB 数据Cache）

③分支预测，保证流水线的指令预取。

④64位外部数据总线。

Pentium Pro：①二级Cache（两种型号：一种256KB二级Cache，一种512KB二级Cache）

②3路14级流水线，使用RISC技术

③乱序执行和推测执行处理跳转指令。

④增加4位地址线，物理空间64GB。

Pentium MMX：①Pentium体系结构+MMX技术②增加57条指令，4种64位数据类型。

③采用饱和运算。④具有积和运算能力。

Pentium II：Pentium Pro体系结构+MMX技术

Pentium III：Pentium II体系结构+增加70条SSE指令(原称MMX2指令集)。