IO接口和总线
io工作原理
io工作原理IO（输入/输出）是指计算机系统与外部设备进行信息交换的过程。
IO的工作原理主要包括以下几个步骤：1. 发送请求：当应用程序需要与外部设备交互时，它会发送一个IO请求给操作系统。
请求中包含了需要进行的IO操作（如读取、写入、打开、关闭等）以及相关的参数（如文件名、文件路径等）。
2. 调度处理：操作系统接收到IO请求后，会将其放入一个IO请求队列中进行调度处理。
调度算法根据一定的策略，如先进先出（FIFO）、优先级等，来确定下一个要处理的请求。
3. 总线传输：一旦某个IO请求被调度出队列，操作系统会将该请求发送给适当的设备控制器。
设备控制器负责控制外部设备的工作，将数据传输到或从外部设备中读取。
4. 缓冲处理：为了提高IO性能，计算机系统通常会使用缓冲区（Buffer）来暂时存储IO数据。
当IO设备读取或写入数据时，数据会首先存储在缓冲区中，然后根据需要进行处理。
5. 中断响应：设备控制器在数据传输完成或发生错误时会发出中断信号。
中断控制器接收到中断信号后，会通知操作系统有新的中断事件发生，并将控制权转交给相应的中断服务程序。
6. 数据交换：当IO设备完成数据传输后，系统会将数据从缓冲区中转移到应用程序的内存空间或文件系统中。
对于输入操作，数据会从设备控制器经过总线传输到缓冲区，然后移动到内存中。
对于输出操作，数据会从内存移动到缓冲区，然后经过总线传输到设备控制器输出到外部设备。
整个IO过程中，操作系统起到了协调和管理的作用，负责为应用程序提供统一的IO接口，调度IO请求，并处理中断事件。
外部设备和设备控制器负责实际的数据传输和处理。
通过这种方式，计算机系统实现了与外部设备的高效交互。
基于通用可编程IO口的摄像头总线接口设计与实现
ｒ＇ Ｔ ｎ ． Ｄ ｎ
３２ － 数据采集的软件实现
Ｂ
Ｍ
ｎ Ａ个 Ａ
Ｅ
Ｒ
ｎＡ 个Ａ
ｎ ｒ Ａ’ Ａｒ
ｒＤ ｎ ：Ｔ ｎ
／ １Ｉ ＂ ） ｎ ｎ － １ ’
．
Ａ
Ｓ Ｅ
由于摄像头的时序是可 以调整的 ，这里先确定摄像 头的输 出时序 ， 以确定具体的数据采集实现方法 。 初始化
（ Ｃ ｍ ｒ 的 ＭＣ Ｋ根据 Ｂ ｓ ａｄ的情况而定 。如 ２ ａ ｅａ ） Ｌ ａｅ ｎ Ｂ 果 Ｂ ｓ ａ ｄ ａｅ ｎ 有可以配成时钟输 出的，可以作 为 Ｃ ｍ ｒ Ｂ ａ ｅａ 的时钟源连接至 ＭＣ Ｋ， Ｌ 如果不能配成时钟输出 ， 则需要 外接一个 晶体 。
信号有效 的情况下 ， 再去读取 Ｇ Ｉ 一 ０的状 态 ， Ｇ Ｉ ＰＯ １ 在 Ｐ—
电子质量 （０２ ５ ２１ 第０ 期）
基于通用可编程 Ｉ Ｏ口的摄像头总线接 口 设计与实现
面 ，处理后 的数据也可 以送到 图像编码模 块对 图像进行 压缩编码 ，把原始数据编码成 Ｊ ＧＰ Ｇ等格式 的图像 ， Ｐ ／Ｎ
然后保存到文件系统 中。
时钟输入线 ，Ｉ — ＳＯ Ｏ是串行双向数据线 ， 分别 相 当于 ＩＣ ２ 协议的 Ｓ Ｌ和 Ｓ Ａ Ｓ Ｃ Ｃ Ｄ 。 Ｃ Ｂ的总线时序与 ＩＣ基本相 同， ２ 它的响应信号 Ａ Ｋ被称为一个传输单元 的第 ９ ， Ｃ 位 分为 Ｎ Ｃ和 Ｎ 。 Ａ Ａ Ａ Ｎ Ｃ位 由从机产生 ；Ａ位 由主机产生 ， Ｎ 由于 ＳＣ Ｃ Ｂ不支持多字节的读写 ，Ａ位必须为高电平 。另外 ， Ｎ ＳＣ Ｃ Ｂ没有重复起始 的概念 ， 因此 ， Ｓ Ｃ 在 Ｃ Ｂ的读周期 中， 当主机发送完片内寄存器地址后 ，必须发送总线停止条 件。不然在发送读命令时 ， 机将不能产生 Ｎ Ｃ响应信 从 Ａ 号 。对 Ｓ Ｃ Ｃ Ｂ总线 的编 程可 以使用 Ｂ ｓ ａｄ的 ＩＣ接 ａｅ ｎ Ｂ ２ 口； 如果 ＩＣ接 口不够用 ， ２ 也可 以使用 Ｇ Ｉ ＰＯ来模 拟 ｓ — ｃ
MCS51单片机总线系统与IO口扩展
6.2.2 单片机总线扩展的编址技术
OE
LE
Dn
Qn
L
H
H
H
L
H
L
L
L
L
L
Qn-1
L
L
H
Qn-1
H
×
×
Z
地址锁存器74LS373
CLR D0-D7Q0-Q7 4 6 2 6 74LS24474LS273 E 0123456789E GG 12Q0-Q7CLKD0-D7AAAAAAAAAAA10A11A12I/O0I/O1I/O2I/O3I/O4I/O5I/O6I/O7OWCE1CE2 56? UUU P0.0-P0.7P0.0-P0.7 +5V 11 01234567 E >> QQQQQQQQ O 01234567 E DDDDDDDDL 2 U74LS373 012 YYY ABC 3 U74LS138 R AD E R P20P07P21P06P22P05P23P04P24P03P25P02P26P01P27P00 W ALE 89C51 1 U
MOV
DPTR,#0FEFFH ;确定扩展芯片地址
MOVX
A,@DPTR
;将扩展输入口内容读入累加器A
当与74LS244相连的按键都没有按下时，输入全为1，若按下某键，则所在线 输入为0。
6.2.1 单片机I/O口扩展
输出控制信号由P2.0和相“或”后形成。当二者都为0后，74LS273的控制端 有效，选通74LS273， P0上的数据锁存到74LS273的输出端，控制发光二极管 LED ， 芯 片 地 址 与 74LS244 的 选 通 地 址 相 同 （ 都 是 ×××× ×××0 ×××× ××××B，通常取为FEFFH）。当某线输出为0时，相应的LED发 光。
IO总线
（2）I/O接口控制卡
有若干个集成电路按一定的逻辑组成为一个部件，或者直接与CPU同在主板上，或是一个插件插在系统总线插槽上。
按照接口的连接对象来分，又可以将他们分为串行接口、并行接口、键盘接口和磁盘接口等。
2、接口的功能
由于计算机的外围设备品种繁多，几乎都采用了机电传动设备，因此，CPU在与I/O设备进行数据交换时存在以下问题：
（2）能够进行信息格式的转换，例如串行和并行的转换；
（3）能够协调CPU和外设两者在信息的类型和电平的差异，如电平转换驱动器、数／模或模／数转换器等；
（4）协调时序差异；
（5）地址译码和设备选择功能；
（6）设置中断和DMA控制逻辑，以保证在中断和DMA允许的情况下产生中断和DMA请求信号，并在接受到中断和DMA应答之后完成中断处理和DMA传输。
3、接口的控制方式
CPU通过接口对
这种方式下，CPU通过I/O指令询问指定外设当前的状态，如果外设准备就绪，则进行数据的输入或输出，否则CPU等待，循环查询。
这种方式的优点是结构简单，只需要少量的硬件电路即可，缺点是由于CPU的速度远远高于外设，因此通常处于等待状态，工作效率很低
一、I/0接口的概念
1、接口的分类
I/O接口的功能是负责实现CPU通过系统总线把I/O电路和 外围设备联系在一起，按照电路和设备的复杂程度，I/O接口的硬件主要分为两大类：
（1）I/O接口芯片
这些芯片大都是集成电路，通过CPU输入不同的命令和参数，并控制相关的I/O电路和简单的外设作相应的操作，常见的接口芯片如定时／计数器、中断控制器、DMA控制器、并行接口等。
[整理]单片机IO总线通讯协议
![[整理]单片机IO总线通讯协议](https://img.taocdn.com/s3/m/7769663b7275a417866fb84ae45c3b3567ecdd27.png)
单片机I/O总线通信协议
该总线采用P0口做I/O数据口，P1.0作为总线脉冲输出，P1.1和P1.2作为I/O端口地址，P1.3为I/O读信号，P1.4为I/O写信号，P1.5为I/O设备READY信号，P3.2和P3.3作为中断输入。
总线接口表：
I/O地址输出0
I/O写信号
I/O设备READY信号000
I/O写INIT数据0
I/O读信号
I/O设备READY信号000
I/O读I/O信息数据0
I/O设备写数据时序图
I/O地址输出0
I/O写信号
I/O设备READY信号000
I/O写控制数据0
I/O设备READY信号000
I/O写数据
I/O设备读数据时序图
I/O地址输出0
I/O写信号
I/O设备READY信号000
I/O写读控制数据0
I/O设备READY信号000
I/O读数据
I/O端口初始化时I/O设备回复数据定义
I/O端口控制命令:在I/O端口控制命令中，包含I/O端口初始化命令、键盘读取命令、显示数据传送命令、硬盘读写命令等。
I/O端口初始化命令、键盘读取命令和显示传送命令为单字节命令；硬盘读写命令为4字节命令。
命令第一个字节的高4位是命令代码，硬盘命令的低4位是发送和读取的扇区数，其他命令的低4位暂时为空。
I/O端口控制命令。
第六章 IO接口和总线
1、缓冲器 74LS244
单路基本组成：
真值表 A
B
G#
0
A
1
B
1
0 G
1
0
高阻
0
状态
1A1 1A2
/1G 1A1 2Y4 1A2 2Y3 1A3 2Y2 1A4 2Y1 GND
1 2 3 4 5 6 7 8 9 10
1Y1 1Y2 1Y3 1Y4 2Y1 2Y2 2Y3 2Y4
244
20 19 18 17 16 15 14 13 12 11
需要输入设备送入信息，输出设备送出结果，这些输 入输出设备被称为外设。
通信：计算机（CPU）与外设间的数据、状态和控制
命令的交换过程统称为通信。
2、CPU与外设直接通信存在的问题 速度不匹配（CPU快，外设慢） 信号电平不匹配 （CPU使用TTL电平，外设多为机电设备） 信号格式不匹配 （CPU总线上为并行数字量，而外设有串行模拟量等） 时序不匹配 解决方案： 用I/O接口：把外设连接到CPU总线上的一组逻辑电 路的总称。用于协调外设与主机之间的信息交换。
2、译码的常用方法
线选法
利用一根地址线，产生指定的端口地址的选择信号。
A7
PORT1
当A7=1,选中PORT1，地址可为80H 当A6=1,选中PORT2，地址可为40H 当A5=1,选中PORT3，地址可为20H
A6
PORT2
对于PORT1，地址为81H，82H，83H
等仍可选中。
A5
PORT3
无条件输出电路例子 例：假设该端口号为
0# D0
80H，要想让0、2、4、
6号灯亮，如何编写
D1
1D 2D
第六章IO接口与总线
三种数据传送方式： 程序控制方式：无条件程序控制和程序查询 中断控制方式 直接存储器存取方式，DMA方式
第六章 I/O接口 和 总线
6.1 I/O接口概述ຫໍສະໝຸດ 一、 I/O接口的功能 二、简单的输入输出接口芯片 三、I/O端口及其寻址方式 四、CPU与外设间的数据传送方式
6.2 总线
回顾：
CPU
控 制 器
运算器 寄存器
DB AB
CB
存储器 00000H
~ FFFFFH
I/O接口 0000H
~ FFFFH
I/O外设
接口电路的结构
实现对CPU数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB 地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU一侧 接外设一侧
接口
端口
实现各寄存器端口
实现接口电路中的各寄存器端口的
寻址操作
读/写操作和时序控制
I/O端口
传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口
存储器映像方式 I/O独立编址方式
两种编址方式比较（一）
内 存 空 间
分别是分离 编址？还统
一编址？
I/O 空 间
内
存
I/O
空
空
间
间
（1）存储器映像编址
指I/O端口与存储器共享一个寻址空间，又称为统一编 址。在这种系统中，CPU可以用同样的指令对I/O端口 和存储器单元的进行访问。
第六章_IO接口和总线讲解
中断服务程序
启动外设
外设准备好 输入设备Ready=1 中断请求 输出设备 Busy=0
中断响应
中断请求 外设又一次准备好
中断响应
数据IN/OUT IRET
18
2019/8/3
4. DMA方式
第6章 I/O接口和总线
（1）DMA方式的提出----为什么要用DMA方式传送数据？
查询方式：查询时占用CPU时间。 中断方式：比查询方式传送效率高，但执行中断服务程序，
输入时，外设数据已送到三态缓冲器。 输出时，CPU的输出信息已送到输出锁存器输入端。
14
2019/8/3
2.查询方式
第6章 I/O接口和总线
无条件传送的局限性：对于那些慢速的或总是准备好的 外设是适用的。
所谓查询方式就是微型计算机利用程序不断询问外部设 备的状态，根据它们所处的状态来实现数据的输入和输出。
安排在内存的地址空间中，外设地址 与内存地址统一编址。 优点：不需要专门的输入输出指令，
可用全部的存储器操作指令。 如：mov kou1,bx 缺点：外设占用内存单元，相对减少
了内存容量。
第6章 I/O接口和总线
内存与外设
00000 00001
65
F3
02
00
24
内存
E0
EFFFF
F0000
F0001
查询工作方式1示5 意图
2019/8/3
(1)单一外设查询
CPU先查询外设状 态，而后决定数 据的传送。
第6章 I/O接口和总线
单一外设查询示意图
16
2019/8/3
(2)多个外设查询方式工作
2
多个外设查询方式工作流程
总线与IO接口[10页]
![总线与IO接口[10页]](https://img.taocdn.com/s3/m/5af2edcd52d380eb63946d7d.png)
使用“USB集线器” 扩展USB 接口，最多连接127个设备
显示器接口
VGA接口：模拟接口 DVI接口：3.7/7.6Gb/s
HDMI接口：10.2Gb/s
常用的I/O接口及其性能参数
名称
USB(2.0)
USB(3.0)
I/O（设备、接口、控制器、总线）的关系
I/O控制器
芯片组
CPU 内存
IDE接口 机 箱
主
机箱
板
硬盘 插座
插
光驱
槽
机箱
I/O总线
插座
I/O设备 I/O设备
主板
PCI插槽
I/O控制器 板 卡 （扩充卡） 插座
I/O设备
I/O接口
键盘 鼠标器
打印机 扫描仪
显示器 麦克风 网线
I/O设备一般通过I/O接口与I/O控制器连接， I/O控制器通过扩展卡与PCI总线连接。
SATA(1.0) SATA(2.0) SATA(3.0) 显示器 接口VGA 显示器 接口DVI 高清晰多媒体 接口HDMI
传输 方式
传输 速率
可连接 插头/插 通常连接 设备数 座形式 的设备
串行 双向
60MB/s 最多127 矩形4线
几乎所 有外设
串行 双向
400MB/s
最多127
矩形8线
几乎所 有外设
串行 双向
150MB/s 300MB/s 600MB/s
1
7针插 头/插座
硬盘 光盘
并行 单向
传输模 拟信号
1
HDB15
显示器 电视机
并行 3.7/7.6 单向 Gb/s
第6章 IO接口和总线
PC/AT机的I/O端口分配（表6.3）
系统板 I/O通道
作业
P259：3、4、7
②I/O操作时使用的指令字节长，增加操作时间。
6.1.4 CPU与外设间的数据传送方式
程序控制方式
无条件传送方式 条件传送方式
中断方式
DMA方式
1 . 程序控制方式
以CPU为中心，数据传送的控制来自CPU，通过预先 编制好的输入或输出程序（传送指令和I/O指令）实 现数据的传送。
74LS373锁存器逻辑电路和真值表
6.1.3 I/O端口及其寻址方式
一个基本的外设接口如图所示：
2. I/O端口的寻址方法
CPU通过对I/O端口寻址，连接并访问与I/O端 口相连的外设。每个外设I/O端口都有自己的地址。 I/O单独编址方式 I/O端口寻址方式： 存储器映象寻址方式
⑴I/O单独编址方式
程序控制的数据传送分为无条件传送、有条件传送；
1）无条件传送方式
2）条件传送
又称“查询传送方式”。用于外设的定时是不固定的或未 知的场合，CPU必须先对外设进行状态检测。 完成一次传送过程的步骤如下：
（1）通过执行一条输入指令，读取所选外设的当前状态。 （2）根据该设备的状态决定程序去向，如果外设正处于“忙” 或“未准备就绪”，则程序转回重复检测外设状态，如果 外设处于“空”或“准备就绪”，则发出一条输入/输出指 令，进行一次数据传送。
74LS244缓冲器逻辑电路和引脚图
（2）8路双向数据收发器74LS245 三态输出的8总线收发器； 内部包括8个双向三态缓冲器，A1~A8，B1~B8； 两个控制端—使能端 G 和方向控制端DIR； 芯片的功能见表6-2。 表 74LS245的真值表
第六章 IO接口和总线
8086在最小模式下，对I/O进行读操作期间，其有
效控制信号为
。 A
A．RD#低电平，WR#三态，M/IO#低电平 B． RD#三态， WR#低电平， M/IO#高电平 C． RD#低电平， WR#三态， M/IO#高电平
D． RD#三态， WR#低电平， M/IO#低电平
7
习题 CH6 I/O接口
9
习题 CH6 I/O接口
1）这是一个什么接口电路图？
答：查询式输入接口电路图
2）写出下列芯片的名称或功能（锁存、缓冲）：
U1：锁存器 答： 1—RD# 3—A15~A0
U2：缓冲器（或三态门） 2—M/IO# 4—RD#
3） 电路图中的1、2、3、4、应接到何处？写出符号
10
习题 CH6 I/O接口
1）这是一个什么接口电路图？
答：查询式输入接口电路图
2）写出下列芯片的名称或功能（锁存、缓冲）：
U1：锁存器 答： 1—RD# 3—A15~A0
U2：缓冲器（或三态 电路图中的1、2、3、4、应接到何处？写出符号
11
习题 CH6 I/O接口
1）这是一个什么接口电路图？
有
程序控制方式 中断方式、 DMA方式 、
三种方式。
5
习题 CH6 I/O接口
8086CPU可访问2个独立的地址空间，一个为I/O地
址空间，其大小为 64K 字节；另一个 为 存储器地址空间 ，其大小为 1M 字节。
设计输入/输出接口时，应遵守的基本原则是：输
入 缓冲 ；输出
锁存 。
6
习题 CH6 I/O接口
用框图表示，端口地址自己任选。）
（注：I/O接口电路不能使用可编程芯片。8086最小系统可
第二章计算机组成原理——23教材
央
器
处
数据
理
器
启动 完成
I/O 控制器 k 控制
I/O 设备 k
I/O操作中若干控制部件的作用
CPU
负责启动I/O操作
I/O控制器
负责在I/O操作期间对I/O设备进行全程控制
DMA控制器（Direct Memory Access）
DMA: 直接存储器访问 负责实现I/O设备与主存储器之间的直接数据传输的控制
2.3 PC机的主机
2.3.1 主板、芯片组与BIOS 2.3.2 内存储器 2.3.3 I/O总线和I/O接口
PC机的物理组成
- 机箱、显示器、键盘、鼠标器等
台式
机
机箱内包含
- 主板、硬盘、软驱、光驱、电
源、风扇等
主板上安装
– CPU、芯片组、内存条、总线
插槽、I/O控制器、I/O端口、
机
显示器接口 扬声器接口
箱
麦克风接口
背
板
电话线/MODEM接口
照
片
鼠标接口 电源接口
打印机(并行)接口 (游戏)操纵杆接口
名称
串行口
并行口 (增强式) USB（1.1）
USB（2.0）
IEEE 1394a IEEE 1394b
SATA
数据传 输方式
串行, 双向
并行, 双向
串行, 双向
串行, 双向
串行, 双向
I/O控制器
键盘、鼠标器等的I/O控制器较简单，集成在主板 的芯片内；
音频、视频等设备的I/O控制器较复杂，制作成适 配卡（扩充卡或控制卡），插在主板的PCI扩充槽 内，如：显卡等。
I/O 操作过程
总线、并串口、USB接口、ps2接口、IO接口、扩展卡
总线、并/串口、USB接口、ps/2接口、I/O接口、扩展卡一、总线、1.总线的概念：多个功能部件共享的信息传输线称为总线。
采用总线结构便于部件和设备的扩充，使用统一的总线标准，不同设备间互连将更容易实现。
2.总线的分类：总线分为内部总线、系统总线和外部总线。
内部总线指芯片内部连接各元件的总线。
系统总线指连接CPU、存储器和各种I/O模块等主要部件的总线。
外部总线则是微机和外部设备之间的总线。
3.系统总线：⑴数据总线DB（Data Bus）：用于CPU 与主存储器、CPU 与I/O 接口之间传送信息。
数据总线的宽度（根数）决定每次能同时传输信息的位数。
因此数据总线的宽度是决定计算机性能的主要指标。
计算机总线的宽度等于计算机的字长。
目前，微型计算机采用的数据总线有16位、32位、64位等几种类型。
⑵地址总线AB（Address Bus）：用于给出源数据或目的数据所在的主存单元或I/O端口的地址。
⑶控制总线CB（Control Bus）：用来控制对数据线和地址线的访问和使用。
4.常用的总线标准常用的总线标准有：ISA总线、EISA总线、VESA总线、PCI总线。
目前微机上采用的大多是PCI总线。
5.系统总线的性能指标⑴总线的带宽：指的是单位时间内总线上可传送的数据量。
⑵总线的位宽总线的位宽指总线能同时传送的数据位数。
⑶总线的工作频率：工作频率越高，总线工作速度越快，总线带宽越宽。
总线带宽=总线位宽/8×总线工作频率 MB/s二、主板并/串口并口又称为并行接口。
目前，并行接口主要作为打印机端口，采用的是25 针D 形接头。
所谓“并行”，是指8 位数据同时通过并行线进行传送，这样数据传送速度大大提高，但并行传送的线路长度受到限制，因为长度增加，干扰就会增加，数据也就容易出错。
串口叫做串行接口。
现在的PC 机一般有两个串行口COM 1 和COM 2 。
串行口不同于并行口之处在于它的数据和控制信息是一位接一位地传送出去的。
微机原理与接口技术第6章_IO接口和总线
6.1、 I/O接口
查询式输入代码片段
6.1、 I/O接口
查询式输出
6.1、 I/O接口
查询式输出时，状态寄存器的状态指示输出设备是否空 闲。
外设
数据线
状态线
6.1、 I/O接口
查询式输出工作过程
当输出设备将数据输出后，会发出一个ACK信号，使D触 发器翻转为0。
CPU查询到这个状态信息后，便知道外设空闲，可以执行 输出指令，将新的输出数据发送到数据总线上，同时 把数据口地址发送到地址总线上。
由地址译码器产生的译码信号和WR相“与”后，发出选 通信号，将输出数据送至8位锁存器。同时，将D触发 器置为1，并通知外设进行数据输出操作。
6.1、 I/O接口 查询式输出流程图
6.1、 I/O接口
常用的状态线有empty，busy 功能： 1、输出设备空闲，BUSY无效； 2、CPU写数据端口，输出设备输出数据，
缓冲器74LS244和74LS245 锁存器74LS373
6.1、 I/O接口 二、简单的输入输出接口芯片 1. 缓冲器74LS244和74LS245
连接在总线上的缓冲器都具有三态输出能力。 在CPU或I/O接口电路需要输入输出数据时，在它 的使能控制端EN（或G）作用一个低电平脉冲，使它的 内部的各缓冲单元接通，即处在输出0或1的透明状态。 数据被送上总线。 当使能脉冲撤除后，它处于高阻态。这时，各缓冲单元 像一个断开的开关，等于将它所连接的电路从总线脱开。 74LS244和74LS245就是最常用的数据缓冲。除缓冲作用 外，它们还能提高总线的驱动能力。
常见io外部设备及使用的总线标准
io外部设备通常指的是计算机外部的设备，包括打印机、扫描仪、鼠标、键盘、显示器等。
这些设备与计算机之间会通过一定的接口标准进行数据传输和通讯。
在计算机技术发展的过程中，不同的io设备和接口标准随之诞生，这些标准的发展对计算机的性能、效率和兼容性都有着重要的影响。
一、常见io外部设备及其接口标准1. 打印机：打印机是一种常见的io外部设备，它通过与计算机连接的接口标准来实现数据传输和打印功能。
常见的打印机接口标准包括并行口、USB接口和网络打印接口。
2. 扫描仪：扫描仪是用于将纸质文档或照片转换为数字格式的设备，通常与计算机通过USB接口或网络连接进行数据传输。
3. 鼠标和键盘：鼠标和键盘是计算机的常用输入设备，它们通常通过PS/2接口或USB接口与计算机连接。
4. 显示器：显示器是计算机的输出设备，常见的接口标准包括VGA接口、HDMI接口和DisplayPort接口。
5. 外部存储设备：外部硬盘、U盘和存储卡等外部存储设备通常通过USB接口与计算机连接，实现数据传输和存储功能。
6. 音频设备：音箱、耳机、麦克风等音频设备通常通过3.5mm音频接口或USB接口与计算机连接。
二、常见的io总线标准1. PCI总线：PCI（Peripheral Component Interconnect）总线是一种常见的计算机扩展总线，用于连接计算机主板和各类外部设备。
PCI 总线的带宽较大，能够支持高速数据传输，常见于台式机和服务器等设备中。
2. USB总线：USB（Universal Serial Bus）总线是一种通用的外部设备连接接口标准，具有热插拔、高速传输等特点，广泛应用于各类计算机和外部设备之间的数据传输和连接。
3. FireWire总线：FireWire（IEEE 1394）总线是一种高速的串行总线标准，用于连接计算机和外部设备，主要用于音视瓶设备和外部存储设备等高速数据传输场景。
4. SATA总线：SATA（Serial ATA）总线是一种串行ATA接口标准，用于连接计算机主板和硬盘、光驱等存储设备，具有高速、稳定的特点，是当前主流的存储设备连接接口。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2020/1/23
微机原理与接口技术
4/48
2020/1/23
微机原理与接口技术
5/48
二、总线的分类
2020/1/23
微机原理与接口技术
6/48
2020/1/23
微机原理与接口技术
7/48
三、总线的主要性能参数
2020/1/23
微机原理与接口技术
8/48
四、总线标准的特性
2020/1/23
微机原理与接口技术
9/48
微机原理与接口技术
10/48
（二）总线传送控制
2020/1/23
微机原理与接口技术
11/48
2020/1/23
2020/1/23
微机原理与接口技术
3/48
6.6.1 总线与接口概述
一、总线和接口及其标准的概念
总线定义：是在模块和模块之间或设备与设备之间 的一组进行互连和传输信息的信号线，信息包括指令、 数据和地址。
总线标准：指芯片之间、扩展卡之间以及系统之间， 通过总线进行连接和传输信息时，应该遵守的一些协 议与规范。
微机原理与接口技术
12/48
6.6.2 系统总线简介
1 工业标准结构总线
• Industry Standard Architecture 2 扩充工业标准结构总线 • Extended ISA EISA总线 3 外围部件互连局部总线
• Peripheral component Interconnect
2020/1/23
4 PCI Express 总线 5 通用串行总线 USB总线
ISA总线
PCI总线
• Universal Serial Bus
6 高2020性/1/23能串行总线标微准机原理I与E接E口技E术1394
13/48
1 工业标准结构总线 Industry Standard Architecture
FRAME#信号无效表示传输进入最后一个数据期。
• IRDY# S/T/S：主设备准备好信号 • TRDY# S/T/S：从设备准备好信号
2020/1/23
微机原理与接口技术
22/48
• STOP# S/T/S：从设备发出的要求主设备终止当 前的数据传送的信号。
• LOCK# S/T/S：锁定信号 • IDSEL IN：初始化设备选择信号 • DEVSEL# S/T/S：设备选择信号 4.仲裁接口信号 • REQ# T/S：总线占用请求信号 • GNT# T/S：总线占用允许信号
ISA总线
2020/1/23
微机原理与接口技术
14/48
2020/1/23
微机原理与接口技术
15/48
2020/1/23
微机原理与接口技术
16/48
2 扩充工业标准结构总线 Extended ISA EISA总线
EISA总线支持32位地址，具有32位数据总线，总线 频率8.33MHz，最大数据传输率达到33.3MB/s (8.33×32位/8)。
结构与ISA兼容，EISA总线插槽与ISA插槽等长等 宽，内部被设计成为双层引脚。
2020/1/23
微机原理与接口技术
17/48
3 外围部件互连局部总线
Peripheral component Interconnect
PCI总线
• PCI总线特点
1) 独立于处理器 2) 传输效率高 3) 多总线共存 4) 支持突发传输 5) 支持总线主控方式
2020/1/23
微机原理与接口技术
21/48
• C/BE[3:0]# T/S：它们是总线命令和字节使能多 路复用信号线
地址期内表示总线命令，数据期内表示字节使能信号。
• PAR T/S：针对AD[31:00]和C/BE[3:0]#进行奇偶 校验的校验位
3.接口控制信号
• FRAME# S/T/S：帧周期信号
2020/1/23
微机原理与接口技术
23/48
5.错误报告接口信号
• PERR# S/T/S：数据奇偶校验错误报告信号 • SERR# O/D：系统错误报告信号 6.中断接口信号
• PCI有4条中断线，分别是INTA#、INTB#、INTC#、 INTD#
2020/1/23
微机原理与接口技术
24/48
6) 采用同步操作 7) 支持两种电压下的扩展卡 8) 具有即插即用功能 9) 合理的管脚安排 10) 预留扩展空间
2020/1/23
微机原理与接口技术
18/48
2020/1/23
微机原理与接口技术
19/48
2020/1/23
微机原理与接口技术
20/48
• PCI总线信号定义
1. 系统接口信号
6.6 总线的概念和总线标准
6.6.1 总线与接口概述 6.6.2 系统总线简介
知识扩展
PCI Express资料
USB资料
/usb/datasheets.html
7. 64位总线扩展信号
• AD[63:32] T/S：扩展的32位地址和数据多路复用 线
• C/BE[7:4]# T/S：总线命令和字节使能多路复用扩 展信号线
• REQ64# S/T/S，64位传输请求信号 • ACK64# S/T/S：64位传输允许信号 • PAR64 T/S：奇偶双字节校验
本章学习要求
理解输入输出接口的基本概念 掌握输入输出接口的编址方式 会通过查询芯片使用手册，了解芯片用法
掌握输入输出数据的传送方式，对于查询 方式和中断方式能达到简单应用
熟悉总线的概念和微机总线标准，以及其 最新进展和发展方向
2020/1/23
微机原理与接口技术
1/48
第6章 I/O接口和总线
• CLK IN：PCI系统总线时钟 最高33MHz/66MHz，最低0Hz。 PCI大部分信号在CLK的上升沿有效。
2. 地址与数据接口信号
• AD[31:00] T/S：它们是地址、数据多路复用 的输入/输出信号
在FRAME#有效的第1个时钟，传送的是地址，称为地址期。 在IRDY#和TRDY#同时有效时，传送的是数据，称为数据期。