IO端口地址表

合集下载

单片机io分配表

单片机IO分配表
单片机的IO分配表是指将单片机上的I/O端口分配给不同的外设或功能，以实现单片机的控制和通信功能。

一般情况下，单片机的IO分配表会包括以下几个方面的信息：
1.IO端口：指单片机的I/O端口，如P0、P1、P2、P3等。

2.功能描述：指每个IO端口所实现的功能或控制的外设，如LED灯、按键、
传感器等。

3.引脚编号：指每个IO端口对应的物理引脚编号，以便在实际应用中连接
电路。

4.寄存器地址：指每个IO端口对应的寄存器地址，以便在编程时对IO端口
进行读写操作。

读写操作：指每个IO端口的读写操作，包括读操作和写操作。

端口和外设需要分配。

根据具体的应用需求，可以对IO端口进行灵活的分配和配置。

电动机正反转io分配表

电动机正反转io分配表
在设计 PLC 控制系统时，为了控制电动机的正反转，需要使用IO 地址分配表来分配 PLC 输入和输出信号。

以下是一个基本的电动机正反转 IO 地址分配表:
| 输入信号 | 输出信号 | IO 地址 |
|------|------------|--------|
| 电机正转 | 电机反转 | 10 |
| 电源接通 | 电源断开 | 11 |
| 限位开关 | 复位开关 | 12 |
| 急停开关 | 启动开关 | 13 |
| 温度传感器 | 温度报警器 | 14 |
| 计数器 | 计数清零 | 15 |
在这个表中，10、11、12、13 和 14 号端口是 PLC 的输入端口，用于监测电机正转、电机反转、电源接通、限位开关和急停开关等信号。

15 号端口是 PLC 的输出端口，用于控制电机的正反转。

此外，还需要绘制电动机正反转的 PLC 控制接线图和梯形图，以便在 PLC 内部传输和处理输入和输出信号。

在接线图中，需要将电动机的电源和控制线路与 PLC 的输入和输出端口进行连接。

在梯形图中，需要绘制 PLC 内部的控制逻辑，例如当输入信号满足特定条件时，如何触发输出信号来控制电机的正反转。

6 IO接口

2010.6 Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter6 I/O接口
6.2.2 I/O端口的编址方式

1. 端口地址和存储器地址统一编址，也称存储器映射方式 2. I/O端口地址和存储器地址分开独立编址，也称I/O映射方式

2010.6 Zuo 华中科技大学计算机学院
CPU 信息类型数字量接口作用模/数转换(A/D) 数/模转换(D/A) 三态缓冲、锁存解决传送方式串/并转换并/串转换三态缓冲、锁存模拟量数字量慢串行并行
2010.6 Zuo 华中科技大学计算机学院
外设
工作速度通信方式
快并行
ቤተ መጻሕፍቲ ባይዱ
微机原理与接口技术---Chapter6 I/O接口
20 AB 20 CPU 16 DB 16 存储器（1MB） MEMR MEMW 控制逻辑 8 IOR IOW 16 I/O端口（64K个）
R/W 控制

图6-2 独立编址方式
2010.6 Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter6 I/O接口
I/O端口地址分配

缺点：

端口占用了存储器的地址空间，使存储器容量减小；指令长度比专门I/O指令要长，因而执行速度较慢
2010.6 Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter6 I/O接口
2. 独立编址方式

I/O端口地址空间和存储器地址空间是独立的、分开的，即I/O端口地址不占用存储器地址空间。
存放CPU命令代码的寄存器称之为命令口存放执行状态信息的寄存器称之为状态口
2010.6 Zuo 华中科技大学计算机学院

第8章 IO接口与DMA技术

这种编址方式的缺点是：第一，单独I/O指令的功能有限，只能对端口数据进行输入/输出操作，不能直接进行移位、比较等其他操作；第二，由于采用了专用的I/O操作时序及I/O控制信号线，因而增加了微处理器本身控制逻辑的复杂性。微处理器Z80系列、Intel 80x86系列采用了这种编址方式。

内存 8086 和总线控制逻辑
(6) 内存把数据送数据总线
HOLD HLDA 地址总线数据总线
接口
I/O 设备
(7) 接口锁存数据
(5) DMA请求得到确认 (2) 发总线请求控制总线 (3) 总线允许
(1) 接口准备就绪，发 DMA请求
DMA 控制器
(4) DMA控制器把地址送地址总线 (8) 撤销总线请求 (9) 8086收回总线控制权
8.1.2 I/O接口的基本结构

I/O接口的基本结构如图8.1所示。
I/O接口数据总线数据输入寄存器
数据输出寄存器
地址总线外状态寄存器控制寄存器中断控制逻辑围设备
cpu
控制总线
图8.1 I/O 接口的基本结构
8.1.3 I/O端口的编址方式

输入输出接口包含一组称为I/O端口的寄存器。为了让 CPU能够访问这些I/O端口，每个I/O端口都需有自己的端口地址(或端口号)。在一个微型计算机系统中，如何编排这些I/O接口的端口地址，称为I/O端口的编址方式。

(4) 能向存储器和I/O接口发出相应的读/写控制信号； (5) 能控制数据传送的字节数，控制DMA传送是否结束； (6) 在DMA传送结束后，能释放总线给CPU，恢复CPU对总线的控制。

PC7483d说明书

PC-7483 12位A/D 12位D/A 16路开关量DI/DO 3路脉冲计数/定时中断多功能板使用说明书目录一、概述 (2)二、技术指标 (3)三、工作原理 (3)1.工作原理简述 (3)2. 工作原理框图 (4)四、使用方法 (7)1.板基地址选择 (7)2.I/O端口地址定义 (8)3.接口插座定义 (8)4.跳线器定义 (9)5.A/D转换 (11)6.D/A转换 (12)五、使用程序例 (13)1. A/D转换 (13)2. D/A转换 (14)3. DI/DO (14)4．定时计数 (15)六．维修服务 (16)附录一编程指导及测试软件说明 (17)PC-7483/7426 A/D D/A DI/DO 脉冲计数/定时中断多功能综合板说明书一、概述PC-7483/7426板是为工业PC机或PC兼容机设计的一种多功能综合接口板。

板上有12位16路A/D输入、4路8位独立D/A输出、24路开关量输入/输出、3路脉冲计数/定时中断等多项功能。

本板适用于各种工业现场的数据测量及控制，集成度高，可靠性好，且价格低廉，深受用户欢迎。

符合PC（ISA）总线标准，以中断或查询方式工作，占用连续16个I/O地址。

A/D转换芯片采用高性能的AD1674芯片，板上A/D带有硬件增益放大，D/A 选用4片0832芯片，开关量选用82C55，定时计数用82C53芯片。

DC-DC电源隔离模块给模拟器件供电，用户无需从外部接入电源，从而进一步提高了可靠性。

PC-7483模拟量输入模拟量输出及脉冲信号由XS1 25芯D 型孔头接入。

24路开关量输入输出信号由XS2 26 芯IDC接头与现场连接，输入输出为TTL电平。

PC-7483具有极高的性能价格比，深受用户欢迎。

出厂时提供DOS下的测试程序和源程序代码（TC3）和Win95/98下测试程序和动态链接程序（DLL）及其调用格式，支持WINDOWS VC/VB，并提供两年的质保服务。

PC的IO端口地址表（IO端口地址表）

PC的IO端⼝地址表（IO端⼝地址表）I/O端⼝地址表PC只⽤了10位地址线(A0-A9)进⾏译码，其寻址的范围为0H-3FFH，共有1024个I/O地址。

这1024个地址中前半段(A9=0，范围为0H-1FFH)是属于主机板I/O译码，后半段(A9=1，范围为200H-3FFH)则是⽤来扩展插槽上的I/O译码⽤。

I/O端⼝功能表———————————————————————————I/O地址　功能、⽤途———————————————————————————0 DMA通道0，内存地址寄存器（DMA控制器1(8237)）1 DMA通道0, 传输计数寄存器2 DMA通道1，内存地址寄存器3 DMA通道1, 传输计数寄存器4 DMA通道2，内存地址寄存器5 DMA通道2, 传输计数寄存器6 DMA通道3，内存地址寄存器7 DMA通道3, 传输计数寄存器8 DMA通道0-3的状态寄存器0AH DMA通道0-3的屏蔽寄存器0BH DMA通道0-3的⽅式寄存器0CH DMA清除字节指针0DH DMA主清除字节0EH DMA通道0-3的清屏蔽寄存器0FH DMA通道0-3的写屏蔽寄存器19H DMA起始寄存器20H-3FH　可编程中断控制器1(8259)使⽤40H 可编程中断计时器(8253)使⽤，读/写计数器041H 可编程中断计时器寄存器42H 可编程中断计时器杂项寄存器43H 可编程中断计时器,控制字寄存器44H 可编程中断计时器,杂项寄存器（AT）47H 可编程中断计时器,计数器0的控制字寄存器48H-5FH　可编程中断计时器使⽤60H-61H　键盘输⼊数据缓冲区61H AT:8042键盘控制寄存器/XT:8255输出寄存器62H 8255输⼊寄存器63H 8255命令⽅式寄存器64H 8042键盘输⼊缓冲区/8042状态65H-6FH　8255/8042专⽤70H CMOS RAM地址寄存器71H CMOS RAM数据寄存器80H ⽣产测试端⼝81H DMA通道2,页表地址寄存器82H DMA通道3,页表地址寄存器83H DMA通道1,页表地址寄存器87H DMA通道0,页表地址寄存器89H DMA通道6,页表地址寄存器8AH DMA通道7,页表地址寄存器8BH DMA通道5,页表地址寄存器8FH DMA通道4,页表地址寄存器93H-9FH　DMA控制器专⽤0A0H NM1屏蔽寄存器/可编程中断控制器20A1H 可编程中断控制器2屏蔽0C0H DMA通道0，内存地址寄存器（DMA控制器2(8237)）0C2H DMA通道0, 传输计数寄存器0C4H DMA通道1，内存地址寄存器0C6H DMA通道1, 传输计数寄存器0C8H DMA通道2，内存地址寄存器0CAH DMA通道2, 传输计数寄存器0CCH DMA通道3，内存地址寄存器0CEH DMA通道3, 传输计数寄存器0D0H DMA状态寄存器0D2H DMA写请求寄存器0D4H DMA屏蔽寄存器0D6H DMA⽅式寄存器0D8H DMA清除字节指针0DAH DMA主清0DCH DMA清屏蔽寄存器0DEH DMA写屏蔽寄存器0DFH-0EFH　保留0F0H-0FFH　协处理器使⽤100H-16FH保留170H 1号硬盘数据寄存器171H 1号硬盘错误寄存器172H 1号硬盘数据扇区计数173H 1号硬盘扇区数174H 1号硬盘柱⾯（低字节）175H 1号硬盘柱⾯（⾼字节）176H 1号硬盘驱动器/磁头寄存器177H 1号硬盘状态寄存器1F0H 0号硬盘数据寄存器1F1H 0号硬盘错误寄存器1F2H 0号硬盘数据扇区计数1F3H 0号硬盘扇区数1F4H 0号硬盘柱⾯（低字节）1F5H 0号硬盘柱⾯（⾼字节）1F6H 0号硬盘驱动器/磁头寄存器1F7H 0号硬盘状态寄存器1F9H-1FFH保留200H-20FH游戏控制端⼝210H-21FH扩展单元278H 3号并⾏⼝，数据端⼝279H 3号并⾏⼝，状态端⼝27AH 3号并⾏⼝，控制端⼝2B0H-2DFH保留2E0H EGA/VGA使⽤2E1H GPIP(0号适配器)2E2H 数据获取(0号适配器)2E3H 数据获取(1号适配器)2E4H-2F7H保留2F8H 2号串⾏⼝，发送/保持寄存器(RS232接⼝卡2) 2F9H 2号串⾏⼝，中断有效寄存器2FAH 2号串⾏⼝，中断ID寄存器2FBH 2号串⾏⼝，线控制寄存器2FCH 2号串⾏⼝，调制解调控制寄存器2FDH 2号串⾏⼝，线状态寄存器2FEH 2号串⾏⼝，调制解调状态寄存器2FFH 保留300H-31FH原形卡320H 硬盘适配器寄存器322H 硬盘适配器控制/状态寄存器324H 硬盘适配器提⽰/中断状态寄存器325H-347H保留348H-357H　DCA3278366H-36FH　PC⽹络372H 软盘适配器数据输出/状态寄存器375H-376H　软盘适配器数据寄存器377H 软盘适配器数据输⼊寄存器378H 2号并⾏⼝，数据端⼝379H 2号并⾏⼝，状态端⼝37AH 2号并⾏⼝，控制端⼝380H-38FH　SDLC及BSC通讯390H-393H　Cluster适配器03A0H-3AFH　BSC通讯3B0H-3B H　MDA视频寄存器3BCH 1号并⾏⼝，数据端⼝3BDH 1号并⾏⼝，状态端⼝3BEH 1号并⾏⼝，控制端⼝3C0H-3CFH　EGA/VGA视频寄存器3D0H-3D7H　CGA视频寄存器3F0H-3F7H　软盘控制器寄存器3F8H 1号串⾏⼝，发送/保持寄存器(RS232接⼝卡1) 3F9H 1号串⾏⼝，中断有效寄存器3FAH 1号串⾏⼝，中断ID寄存器3FBH 1号串⾏⼝，线控制寄存器3FCH 1号串⾏⼝，调制解调控制寄存器3FDH 1号串⾏⼝，线状态寄存器3FEH 1号串⾏⼝，调制解调状态寄存器3FFH 保留2.2.1 I/O端⼝和寻址2.2 I/O端⼝寻址和访问控制⽅式2.2.1 I/O端⼝和寻址CPU为了访问I/O接⼝控制器或控制卡上的数据和状态信息，需要⾸先指定它们的地址。

io端口表

I/O端口地址表Port addresses are not always constant across PC, AT and PS2 Unless marked, port addresses are relative to PC and XT only000-00F 8237 DMA controller:000 Channel 0 address register001 Channel 0 word count002 Channel 1 address register003 Channel 1 word count004 Channel 2 address register005 Channel 2 word count006 Channel 3 address register007 Channel 3 word count008 Status/command register009 Request register00A Mask register00B Mode register00C Clear MSB/LSB flip flop00D Master clear temp register00E Clear mask register00F Multiple mask register010-01F 8237 DMA Controller (PS2 model 60 & 80), reserved (AT)020-02F 8259A Master Programmable Interrupt Controller:020 8259 Command port (see 8259)021 8259 Interrupt mask register (see 8259)030-03F 8259A Slave Programmable Interrupt Controller (AT,PS2)040-05F 8253 or 8254 Programmable Interval Timer:040 8253 channel 0, counter divisor041 8253 channel 1, RAM refresh counter042 8253 channel 2, Cassette and speaker functions043 8253 mode control (see 8253)044 8254 PS/2 extended timer047 8254 Channel 3 control byte060-067 8255 Programmalbe Peripheral Interface (PC,XT,PCjr):060 8255 Port A keyboard input/output buffer (output PCjr)061 8255 Port B output062 8255 Port C input063 8255 Command/Mode control register060-06f 8042 Keyboard Controller (AT,PS2):060 8042 Keyboard input/output buffer register061 8042 system control port (for compatability with 8255)064 8042 Keyboard command/status register070 CMOS RAM/RTC, also NMI enable/disable (A T,PS2, see RTC)071 CMOS RAM data (A T,PS2)080 Manufacturer checkpoint port080-090 DMA Page Registers:081 High order 4 bits of DMA channel 2 address082 High order 4 bits of DMA channel 3 address083 High order 4 bits of DMA channel 1 address090-097 POS/Programmable Option Select (PS2):090 Central arbitration control Port091 Card selection feedback092 System control and status register094 System board enable/setup register095 Reserved096 Adapter enable/setup register097 Reserved0A0 NMI Mask Register (PC,XT) (write 80h to enable NMI, 00h disable) 0A0-0BF Second 8259 Programmalbe Interrupt Controller (AT,PS2):0A0 Second 8259 Command port (see 8259)0A1 Second 8259 Interrupt mask register (see 8259)0C0 TI SN76496 Programmable Tone/Noise Generator (PCjr)0C0-0DF 8237 DMA Controller 2 (AT):0C2 DMA channel 3 selector (see ports 6 & 82)0E0-0EF Reserved0F0-0FF Math Coprocessor (A T,PS2)0F0-0F5 PCjr Disk Controller:0F0 Disk Controller0F2 Disk Controller control port0F4 Disk Controller status register0F5 Disk Controller data port0F8-0FF Reserved for future microprocessor extensions 100-10F POS Programmable Option Select (PS2):100 POS Register 0, Adapter ID byte (LSB)101 POS Register 1, Adapter ID byte (MSB)102 POS Register 2, Option select data byte 1Bit 0 is card enable (CDEN)103 POS Register 3, Option select data byte 2104 POS Register 4, Option select data byte 3105 POS Register 5, Option select data byte 4Bit 7 is (-CHCK)Bit 6 is reserved106 POS Register 6, subaddress extension (LSB)107 POS Register 7, subaddress extension (MSB)110-1EF System I/O channel170-17F Fixed disk 1 (AT):170 disk 1 data171 disk 1 error172 disk 1 sector count173 disk 1 sector number174 disk 1 cylinder low175 disk 1 cylinder high176 disk 1 drive/head177 disk 1 status1F0-1FF Fixed disk 0 (AT):1F0 disk 0 data1F1 disk 0 error1F2 disk 0 sector count1F3 disk 0 sector number1F4 disk 0 cylinder low1F5 disk 0 cylinder high1F6 disk 0 drive/head1F7 disk 0 status200-20F Game Adapter210-217 Expansion Card Ports (XT):210 Write: latch expansion bus dataread: verify expansion bus data211 Write: clear wait,test latchRead: MSB of data address212 Read: LSB of data address213 Write: 0=enable, 1=/disable expansion unit214-215 Receiver Card Ports214 write: latch data, read: data215 read: MSB of address, next read: LSB of address21F Reserved220-26F Reserved for I/O channel270-27F Third parallel port (see PARALLEL PORT):278 data port279 status port27A control port280-2AF Reserved for I/O channel2A2-2A3 MSM58321RS clock2B0-2DF Alternate EGA, or 3270 PC video (XT, A T)2E0 Alternate EGA/VGAE1 GPIB Adapter (A T)2E2-2E3 Data acquisition adapter (AT)2E8-2EF COM4 non PS2 UART (Reserved by IBM) (see UART)2F0-2F7 Reserved2F8-2FF COM2 Second Asynchronous AdapterPrimary Asynchronous Adapter for PCjr300-31F Prototype Experimentation CardPeriscope hardware debugger320-32F Hard Disk Controller (XT):320 Read from/Write to controller321 Read: Controller Status, Write: controller reset322 Write: generate controller select pulse323 Write: Pattern to DMA and interrupt mask register324 disk attention/status330-33F Reserved for XT/370340-35F Reserved for I/O channel360-36F PC Network370-377 Floppy disk controller (except PCjr):372 Diskette digital output374 Diskette controller status375 Diskette controller data376 Diskette controller data377 Diskette digital input378-37F Second Parallel Printer (see PARALLEL PORT):378 data port379 status port37A control port380-38F Secondary Binary Synchronous Data Link Control (SDLC) adapter:380 On board 8255 port A, internal/external sense381 On board 8255 port B, external modem interface382 On board 8255 port C, internal control and gating383 On board 8255 mode register384 On board 8253 channel square wave generator385 On board 8253 channel 1 inactivity time-out386 On board 8253 channel 2 inactivity time-out387 On board 8253 mode register388 On board 8273 read: status; Write: Command389 On board 8273 write: parameter; read: response38A On board 8273 transmit interrupt status38B On board 8273 receiver interrupt status38C On board 8273 data390-39F Cluster Adapter3A0-3AF Primary Binary Synchronous Data Link Control (SDLC) adapter:3A0 On board 8255 port A, internal/external sense3A1 On board 8255 port B, external modem interface3A2 On board 8255 port C, internal control and gating3A3 On board 8255 mode register3A4 On board 8253 counter 0 unused3A5 On board 8253 counter 1 inactivity time-outs3A6 On board 8253 counter 2 inactivity time-outs3A7 On board 8253 mode register3A8 On board 8251 data3A9 On board 8251 command/mode/status register3B0-3BF Monochrome Display Adapter (write only, see 6845):3B0 port address decodes to 3B43B1 port address decodes to 3B53B2 port address decodes to 3B43B3 port address decodes to 3B53B4 6845 index register, selects which register [0-11h]is to be accessed through port 3B53B5 6845 data register [0-11h] selected by port 3B4,registers 0C-0F may be read. If a read occurs withoutthe adapter installed, FFh is returned. (see 6845)3B6 port address decodes to 3B43B7 port address decodes to 3B53B8 6845 Mode control register3B9 reserved for color select register on color adapter3BA status register (read only)3BB reserved for light pen strobe reset3BC-3BF Primary Parallel Printer Adapter (see PARALLEL PORT):3BC parallel 1, data port3BD parallel 1, status port3BE parallel 1, control port3C0-3CF EGA/VGA:3C0 VGA attribute and sequencer register3C1 Other video attributes3C2 EGA, VGA, CGA input status 03C3 Video subsystem enable3C4 CGA, EGA, VGA sequencer index3C5 CGA, EGA, VGA sequencer3C6 VGA video DAC PEL mask3C7 VGA video DAC state3C8 VGA video DAC PEL address3C9 VGA video DAC3CA VGA graphics 2 position3CC VGA graphics 1 position3CD VGA feature control3CE VGA graphics index3CF Other VGA graphics3D0-3DF Color Graphics Monitor Adapter (ports 3D0-3DB are write only, see 6845):3D0 port address decodes to 3D43D1 port address decodes to 3D53D2 port address decodes to 3D43D3 port address decodes to 3D53D4 6845 index register, selects which register [0-11h]is to be accessed through port 3D53D5 6845 data register [0-11h] selected by port 3D4,registers 0C-0F may be read. If a read occurs withoutthe adapter installed, FFh is returned. (see 6845)3D6 port address decodes to 3D43D7 port address decodes to 3D53D8 6845 Mode control register (CGA, EGA, VGA, except PCjr)3D9 color select palette register (CGA, EGA, VGA, see 6845)3DA status register (read only, see 6845, PCjr VGA access)3DB Clear light pen latch (any write)3DC Preset Light pen latch3DF CRT/CPU page register (PCjr only)3E8-3EF COM3 non PS2 UART (Reserved by IBM) (see UART)3F0-3F7 Floppy disk controller (except PCjr):3F0 Diskette controller status A3F1 Diskette controller status B3F2 controller control port3F4 controller status register3F5 data register (write 1-9 byte command, see INT 13)3F6 Diskette controller data3F7 Diskette digital input3F8-3FF COM1 Primary Asynchronous Adapter (see UART)3F0 Diskette controller status A:3220-3227 PS2 COM33228-322F PS2 COM44220-4227 PS2 COM54228-422F PS2 COM65220-5227 PS2 COM75228-522F PS2 COM8PC只用了10位地址线(A0-A9)进行译码，其寻址的范围为0H-3FFH，共有1024个I/O地址。

接口_第3章 IO端口地址译码技术

MOV 或 IN IN DX, XXXXH AL, DX AX，DX ；8位传送（输入）；16位传送（输入）
或
MOV DX, XXXXH OUT DX, AL OUT DX，AX
；8位传送（输出）；16位传送（输出）
这里，XXXXH为16位的两字节地址。
2、I/O端口的寻址方式
I/O端口寻址有直接I/O端口寻址和间接I/O端口寻址，其差别在I/O端口寻址是否经过DX传输。例如：输入时 IN AL,0E0H ;直接寻址 MOV DX,300H ;间接寻址 IN AL,DX 例如：输出时 OUT 0E0H,AL ;直接寻址 MOV DX,300H ;间接寻址 OUT DX,AL
16位微处理器的I/O地址线是16位，实际上只使用A0-A9地址线，地址线的选择应遵循下列规则：高位地址作为片间寻址，低位地址作为片内寻址。片内地址线数由接口中寄存器的数目决定。
2、I/O端口地址译码电路的输入与输出信号线
I/O地址译码电路的输入信号
I/O地址译码电路不仅仅与地址信号有关，而且与控制信号有关。例如：
地址线 0 0 A 9 A8 A7 A6 A5 A4 A3 A 2 A1 A0
二进制
0
0 0
控制信号
0
C
B
A
？？？？？
片内地址
片选地址
地址范围在00H-0FFH区间的译码电路
开关式I/O地址译码电路设计
例：某微机系统的I/O空间为000H-3FFH，分成连续的16段可选地址，每个段包括8个接口芯片，每个接口芯片拥有8个端口。分析：采用部分译码方法，允许16个段可以选择，所以采用4位开关。
3.4
I/O端口地址分配及选用原则

I O接口

查询输出的编程
1,上一数据处理结束,ACK的负跳变恢复使D触发器复"0" ,上一数据处理结束, 的负跳变恢复)使触发器复触发器复" " 的负跳变(恢复输出装置,启动信号= 恢复恢复)→ 输出装置,启动信号=0(恢复 →缓冲器输出 Busy=0; ; 2,查询状态信号,执行指令 IN AL,状态口 ,查询状态信号, , Busy(bit7) →AL 3,若Busy =0,执行指令 OUT 数据口,AL, , 数据口, , , 输出数据AL → DB → 锁存器→ 输出装置; 锁存器→ 输出装置; 输出数据 D触发器置 ,启动输出装置触发器置1,启动输出装置Busy=1,禁止输出触发器置 , POLL: IN : TEST JNE MOV OUT AL,STATUS_PORT , AL,80H , POLL AL,STORE ;从数据区取数 , DATA_PORT,AL ,
查询输入接口电路(组成) 查询输入接口电路(组成)
IN AL, DATA_PORT ,
M/ IO RD
数据
输入装置
锁存器
三态缓冲器
DB
D7
数据端口 +5V 状态端口
三态 DRQ Ready 缓冲器
地址译码
AB
选通
RD M/ IO
工作原理
IN AL, , STATUS_PORT
1,数据准备好,选通信号输出正跳变将 ,数据准备好, 数据→ 数据→锁存器
二,查询传送 CPU需不断查询外设的状态,一旦外设满足数据传送的条需不断查询外设的状态, 查询外设的状态就执行IN或指令, 件,就执行或OUT指令,读入或输出数据. 指令读入或输出数据.

主板上的专用IO接口

ISA 总线控制器
主存
IDE接口硬盘驱动器
CPUPCI的主桥
主存
PCI总线总线主设备 IDE控制器 IDE接口硬盘驱动器
PIO方式传命令和数据 DMA程输入/输出）数据传送：CPU发I/O命令访问硬盘驱动器的控制寄存器和数据寄存器。 DMA（直接存储器访问）数据传送：不通过CPU，主存与硬盘直接相互传送数据。通过BM（总线主设备）IDE控制器实现这二种传送方式
5pio方式时序ataata标准模式最小周期diorw最小宽度diorw最小恢复时间地址对diorw下降边预置时间地址对diorw上升边保持时间数据对diow上升预置时间数据对diow上升保持时间数据对dior上升预置时间数据对dior上升保持时间实际diorw宽度决定于bios根据硬盘或其它ide设备类型设置的iordy开始取样点的相对于diorw前沿的延迟可设为52个pciclk周期数额mode06003832401801201651251008070nsmode1mode2mode3mode4702570503030252015101010604530302030201510105035202020555551
硬盘命令（例）: 命令分类：读出；写入；设置/检查工作模式；初始化、寻道格式化和诊断 – 命令寄存器值命令 – 1xh 重新校准（回到0道） – 20h 读多个扇区并可重试 – 30h 写多个扇区并可重试 – 40h 校验多个扇区并可重试 – 50h 格式化道 – 7xh 寻道 – 90h 驱动器内部诊断测试。结果存出错寄存器 – C4h 读多个数据块（几个扇区作为一个数据块不插入中断传送） – C5h 写多个数据块 – C6h 设置多个数据块传送模式 – C8h 可重试的读DMA – CAh 可重试的写DMA – ECh 读驱动器（硬盘）的ID数据块 – EFh 设置特殊功能的启用/停止在输出命令前,根据需要,先查设备状态,再输入地址(磁头\磁道\扇区号)及要访问的扇区数.

数据手册IO型OTP单片机

XY150数据手册IO型OTP单片机Version 0.03 – 20 Jun, 2013目录1. 单片机特点 (5)1.1 CPU特点 (5)1.2 系统功能 (5)2. 系统概述和方框图 (5)3. 引脚功能说明 (7)4. 器件电气特性 (9)4.1 直流交流电气特性 (9)4.2 绝对最大值 (10)4.3 IHRC频率与VDD关系曲线图 (11)4.4 ILRC频率与VDD关系曲线图 (11)4.5 IHRC频率与温度关系曲线图 (12)4.6 工作电流与VDD、系统时钟CLK=IHRC/n曲线图 (12)4.7 工作电流与VDD、系统时钟CLK=ILRC/n曲线图 (13)4.8 最低工作电流与VDD、系统时钟CLK=ILRC/n曲线图 (14)4.9 引脚拉高电阻曲线图 (14)4.10 引脚输出驱电流(Ioh)与灌电流(Iol) 曲线图 (15)4.11 引脚输出输入高电压与低电压(V IH / V IL) 曲线图 (15)5. 功能概述 (16)5.1 OTP程序内存 (16)5.2 开机流程 (16)5.3 数据存储器– SRAM (17)5.4 振荡器和时钟 (17)5.4.1内部高频振荡器和内部低频振荡 (17)5.4.2芯片校准 (17)5.4.3 IHRC频率校准与系统时钟 (18)5.4.4系统时钟和LVR基准位 (19)5.5 16位定时器(Timer16) (20)5.6 看门狗定时器 (21)5.7 中断 (21)5.8 省电与掉电 (23)5.8.1省电模式（stopexe） (23)5.8.2掉电模式（stopsys） (24)5.8.3 唤醒 (25)5.9 IO引脚 (26)5.10 复位和LVR (27)5.10.1复位 (27)5.10.2 LVR复位 (27)6. IO 寄存器 (28)6.1 标志寄存器（flag），IO 地址= 0x00 (28)6.2 堆栈指针寄存器（sp），IO地址= 0x02 (28)6.3 时钟控制寄存器（clkmd），IO地址= 0x03 (28)6.4 中断允许寄存器（inten），IO地址= 0x04 (29)6.5 中断请求寄存器（intrq），IO地址= 0x05 (29)6.6 Timer16控制寄存器（t16m），IO地址= 0x06 (29)6.7 外部晶体振荡器控制寄存器（eoscr，只写），IO地址= 0x0a (30)6.8 内部高频RC振荡器控制寄存器（ihrcr，只写），IO地址= 0x0b (30)6.9 中断缘选择寄存器(integs), IO地址= 0x0c (30)6.10 端口A数字输入启用寄存器(padier), IO 地址= 0x0d (30)6.11 端口A数据寄存器（pa），IO地址= 0x10 (31)6.12 埠A控制寄存器（pac），IO地址= 0x11 (31)6.13 埠A上拉控制寄存器（paph），IO地址= 0x12 (31)6.14 杂项寄存器(misc), IO 地址= 0x3b (31)7 指令 (32)7.1 数据传输类指令 (33)7.2 算术运算类指令 (36)7.3 移位元元运算类指令 (38)7.4 逻辑运算类指令 (39)7.5 位运算类指令 (41)7.6 条件运算类指令 (42)7.7 系统控制类指令 (44)7.8 指令执行周期综述 (46)7.9 指令影响标志的综述 (47)修订历史：修订日期描述0.01 2013/03/15 初版0.02 2013/05/16 1. 增加输入电压(Input voltage ) 与脚位的引入电流( Injected current on pin) 于直流/交流电气特性表中2. 更换项目4.3, 4.5与4.6的关系曲线图0.03 2013/06/20 1. 更改ILRC频率与VDD关系曲线图2. 删除pb字样3. 修改图8 引脚缓冲区硬件图4. 修改ILRC 频率5. 修改系统方框图1. 单片机特点1.1 CPU特点◆工作模式：单一处理单元的工作模式◆1KW OTP程序内存◆60字节数据存储器◆提供80条指令◆绝大部分指令都是单周期（1T）指令◆可程序设定的堆栈深度◆所有的数据存储器都可当数据指针（index pointer）◆独立的IO地址以及存储地址方便程序开发1.2 系统功能◆时钟模式：内部高频振荡器、内部低频振荡器◆内置高频RC振荡器（IHRC）◆内置Band-gap硬件模块输出1.20V参考电压◆硬件16位定时器◆快速唤醒功能◆8段LVR复位设定~ 4.1V, 3.6V, 3.1V, 2.8V, 2.5V, 2.2V, 2.0V, 1.8V◆ 6 个IO引脚具有10mA电流驱动能力◆1个外部中断输入引脚◆每个引脚都可弹性设定唤醒功能◆工作频率0 ~ 8MHz@VDD≧3.3V; 0 ~ 4MHz@VDD≧2.5V; 0 ~ 2MHz@VDD≧2.2V;◆工作电压：2.2V ~ 5.5V◆工作温度：-40°C ~ 85°C◆功耗特性：I operating~ 1.7mA@1MIPS, VDD=5.0V; I operating~ 8uA@21KHz, VDD=3.3VI powerdown ~ 0.7uA@VDD=5.0V; I powerdown ~ 0.5uA@VDD=3.3V◆购买信息：XY150-S8: SOP8 (150mil);XY150-D8: DIP8 (300mil);2. 系统概述和方框图XY150是一个IO 类型、完全静态，以OTP 为程序存储基础的单片机。

51单片机IO口应用详解

51单片机IO口应用详解MCS-51是标准的40引脚双列直插式集成电路芯片,引脚分布请参照单片机引脚图：这4个I/O口具有不完全相同的功能,大家可得学好了,其它书本里虽然有,但写的太深,对于初学者来说很难理解的,我这里都是按我自已的表达方式来写的,相信你也能够理解的。

P0口有三个功能：1、外部扩展存储器时,当做数据总线（如图1中的D0~D7为数据总线接口）2、外部扩展存储器时,当作地址总线（如图1中的A0~A7为地址总线接口）3、不扩展时,可做一般的I/O使用,但内部无上拉电阻,作为输入或输出时应在外部接上拉电阻。

P1口只做I/O口使用：其内部有上拉电阻。

P2口有两个功能：1、扩展外部存储器时,当作地址总线使用2、做一般I/O口使用,其内部有上拉电阻;P3口有两个功能：除了作为I/O使用外（其内部有上拉电阻）,还有一些特殊功能,由特殊寄存器来设置,具体功能请参考我们后面的引脚说明。

有内部EPROM的单片机芯片（例如8751）,为写入程序需提供专门的编程脉冲和编程电源,这些信号也是由信号引脚的形式提供的,即：编程脉冲：30脚（ALE/PROG）编程电压（25V）：31脚（EA/Vpp）在介绍这四个I/O口时提到了一个“上拉电阻”那么上拉电阻又是一个什么东东呢？他起什么作用呢？都说了是电阻那当然就是一个电阻啦,当作为输入时,上拉电阻将其电位拉高,若输入为低电平则可提供电流源;所以如果P0口如果作为输入时,处在高阻抗状态,只有外接一个上拉电阻才能有效。

ALE 地址锁存控制信号：在系统扩展时,ALE用于控制把P0口的输出低8位地址送锁存器锁存起来,以实现低位地址和数据的隔离。

参见图2（8051扩展2KB EEPROM电路,在图中ALE与4LS373锁存器的G相连接,当CPU对外部进行存取时,用以锁住地址的低位地址,即P0口输出。

由于ALE是以晶振六分之一的固定频率输出的正脉冲,当系统中未使用外部存储器时,ALE脚也会有六分之一的固定频率输出,因此可作为外部时钟或外部定时脉冲使用。

微机原理与接口技术课件 5.IO端口地址地址译码方法(已看)

ibm系列采用非完全译码方式即只考虑了低10位地址线a0a9io端口地址范围是0000h03ffh总共只有1024个字节端口12io端口地址选用的原则自行设计接口电路或给微机系统添加接口卡时必须避免端口地址发生冲突用户可使用300h31fh地址2的5次方32个字节端口13若接口电路中需使用多个端口地址则采用译码器译码比较方便

11
I/O端口地址选用的原则

自行设计接口电路或给微机系统添加接口卡时，必须避免端口地址发生冲突申明保留的地址，不要使用用户可使用300H--31FH地址（2的5次方，32个字节端口）
12
译码器译码

若接口电路中需使用多个端口地址，则采用译码器译码比较方便。
译码器的型号很多，如3－8译码器74LS138；4－16译码器74LS154；双2－4译码器74LS139、74LS155等。这些译码器通常由三个部分组成：译码控制端，选择输入端，译码输出端。
5
译码方法
逻辑门电路译码（适用口地址单一或固定的）
译码器译码（适用电路需多个口地址（地址连续））
比较器译码（适合口地址可变的）可编程逻辑器件PLD（适用口地址保密，可变灵活）如PAL、GAL
6
门电路译码法

采用逻辑门电路组成译码电路,适用于一种口地址的译码方法。设计时首先分配好地址，然后写成二进制形式，再根据地址总线数分配各与非门输入管脚地址。门电路译码需要芯片种类较多，且译出的端口地址单一，接口中用到的端口地址不能更改。
1
1 1 0 1 1 1 1 1 1
1
1 0 1 1 1 1 1 1 1
1 0 1
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

10-IO地址译码技术

(Port) Acc=AL,AX或EAX
间接输出（变量）
输入字节串输入字串输入双字串
OUT DX, Acc
INSB INSW INSD
(ES:DI) (ES:DI) (ES:DI)
(Acc)
((DX)) ((DX)) ((DX))
((DX))
E(DI) E(DI) E(DI) E(DI) ±1 E(DI) ±2 E(DI) ±4
9
表系统板上接口芯片的端口地址 I/O芯片名称 DMA控制器1 DMA控制器2 DMA页面寄存器中断控制器1 中断控制器2 定时器并行接口芯片（键盘接口） RT/CMOS RAM 协处理器
10.1
I/O端口及其编址方式
端口地址 200~20FH 370~37FH 270~27FH 3F8~3FFH 2F0~2FFH 300~31FH 3A0~3AFH 380~38FH 3B0~3BFFH 3D0~3DFH 3C0~3CFH 1F0~1FFH 3F0~23F7H 360~36FH

2）扩展槽上的I / O接口控制卡。由若干个集成电路按一定的逻辑功能组成的接口部件例：图形卡、声卡、网卡端口地址：后768个端口（100～3FFH） 16位地址
8
10.1
I/O端口及其编址方式
端口地址 000~01FH 0C0~0DFH 080~09FH 020~03FH 0A0~0BFH 040~05FH 060~06FH 070~07FH 0F0~0FFH
表扩展槽上接口控制卡的端口地址
I/O接口名称游戏控制卡并行口控制卡1 并行口控制卡2 串行口控制卡1 串行口控制卡2 原型插件板（用户可用）同步通信卡1 同步通信卡2 单显MDA 彩显CGA 彩显EGA/VGA 硬驱控制卡软驱控制卡 PC网卡

并行IO端口的基本结构与功能

单片机硬件结构-并行I/O端口的结构与功能王莉副教授河南理工大学总述▼51单片机有32个I/O引脚，分属于4个8位端口（P0～P3）。

▼这4个端口的电路结构不完全相同，功能也有区别。

▼作为并行输入接口（作为信息输入通道）▼作为并行输出接口（作为信息输出通道）▼可作为串行通信通道（双机通讯的连接通道）▼作为并行扩展接口通道（作为地址线，数据线使用）P1口包含P1.0～P1.7共8个相同结构的电路P1.X = 1个锁存器 + 1个场效应管驱动器 + 2个三态门缓冲器P1.0～P1.7中的8个锁存器共同组成P1特殊功能寄存器，地址为90H 。

21D Q CK/Q读引脚读锁存器写锁存器内部总线Vcc引脚P1.X内部上拉电阻P1.X 有三种工作方式：读锁存器输出读引脚 21D Q CK/Q读引脚读锁存器写锁存器内部总线Vcc引脚P1.X内部上拉电阻输出数据为 1 时1 1 0P1口直接作输出口时，输出信息的过程（将1送到P1.X 引脚的过程）21D Q CK/Q读引脚读锁存器写锁存器内部总线 Vcc引脚P1.X 内部上拉电阻截止=1输出数据为 0 时0 0 1P1口直接作输出口时，输出信息的过程（将0送到P1.X 引脚的过程）21D Q CK/Q读引脚读锁存器写锁存器内部总线 Vcc引脚P1.X 内部上拉电阻导通=01 1 021D Q CK/Q读引脚读锁存器写锁存器内部总线 Vcc引脚P1.X 内部上拉电阻截止▼ P1在作为输入口，读引脚时，需先向端口数据锁存器输出1，使场效应管截止，保证数据读入的正确性；P1口作为输入口，读引脚21D Q CK/Q读引脚读锁存器写锁存器内部总线 Vcc引脚P1.X内部上拉电阻▼读-修改-写方式的指令，从锁存器读入信号，其它指令则从端口引脚线上读入信号。

P1口作为输入口，读锁存器例如： ANL P0，AP0口21DQCK /Q读引脚读锁存器写锁存器内部总线地址/数据控制引脚P0.X34VccP0.0～P0.7中的8个锁存器构成了P0口特殊功能寄存器，地址为80H与P1.X 区别：输出控制电路输出驱动电路增加总线功能P0口（作为I/O 口,输出）21D Q CK/Q读引脚 =1读锁存器写锁存器内部总线地址/数据控制引脚P0.X3 41 0截止截止=0Vcc Vcc▼输出条件：控制端自动为“0”（上方场效应管截止，多路开关与Q 连通）▼输出“1”时，两个场效应管均截止。

51单片机IO端口(P1P2P3端口,漏极开路,推挽,上拉电阻,准双向口)

单片机IO端口工作原理（P1P2P3端口,漏极开路,推挽,上拉电阻,准双向口）2009-09-17 12:58二、P1端口的结构及工作原理P1口的结构最简单，用途也单一，仅作为数据输入/输出端口使用。

输出的信息有锁存，输入有读引脚和读锁存器之分。

P1端口的一位结构见下图：P1端口与P0端口的主要差别在于，P1端口用内部上拉电阻R代替了P0端口的场效应管V1，并且输出的信息仅来自内部总线。

由内部总线输出的数据经锁存器反相和场效应管反相后，锁存在端口线上，所以，P1端口是具有输出锁存的静态口。

要正确地从引脚上读入外部信息，必须先使场效应管关断，以便由外部输入的信息确定引脚的状态。

为此，在作引脚读入前，必须先对该端口写入l。

具有这种操作特点的输入/输出端口，称为准双向I/O口。

8051单片机的P1、P2、P3都是准双向口。

P0端口由于输出有三态功能，输入前，端口线已处于高阻态，无需先写入l后再作读操作。

单片机复位后，各个端口已自动地被写入了1，此时，可直接作输入操作。

如果在应用端口的过程中，已向P1一P3端口线输出过0，则再要输入时，必须先写1后再读引脚，才能得到正确的信息。

此外，随输入指令的不同，H端口也有读锁存器与读引脚之分。

三、P2端口的结构及工作原理:P2端口的一位结构见下图：P2端口在片内既有上拉电阻，又有切换开关MUX，所以P2端口在功能上兼有P0端口和P1端口的特点。

这主要表现在输出功能上，当切换开关向下接通时，从内部总线输出的一位数据经反相器和场效应管反相后，输出在端口引脚线上；当多路开关向上时，输出的一位地址信号也经反相器和场效应管反相后，输出在端口引脚线上。

对于8031单片机必须外接程序存储器才能构成应用电路（或者我们的应用电路扩展了外部存储器），而P2端口就是用来周期性地输出从外存中取指令的地址(高8位地址)，因此，P2端口的多路开关总是在进行切换，分时地输出从内部总线来的数据和从地址信号线上来的地址。

第05章IO接口

2io端口独立编址访问io端口需要专门的io指令80868088cpu采用这种方式io端口地址范围为00000ffffh共64k3ibmpc微型计算机io端口地址分配共10条地址线定义io端口设a11150寻址范围为03ffh前256个端口地址供主板上寻址io接口芯片使用后768个供扩展槽接口卡使用用户设计io接口电路的时候应使用系统未占用的端口地址区域为避免所选择的地址与其他扩展卡冲突最好将其设计成地址可选的型式ibmpc微机系统板各io接口器件端口地址见表518086cpu采用内存与io端口独立编址方式设置了一套独立的输入输出指令
举例
IN AL, 60H ；8位输入指令 IN AX, 78H ；16位输入指令 MOV DX, 312H ；端口地址送DX IN AX, DX ；16位间接输入指令
功能
把指定端口中的数据读入AL 或AX中
IN ACC, DX
AL/AX ← （DX）
OUT ACC OUT ACC
PORT, DX,
图5-4 输出锁存电路
简单的输入／输出接口（图5-5）
• • 把地址译码、数据锁存与缓冲、状态寄存器、命令寄存器各个电路组合起来，构成简单输入／输出接口接口连接的信号： – 与系统总线连接：
地址总线A0～A15 数据总线D0~D7 控制总线M/IO#、RD# 、WR# （最小模式时）或 IOWC#、IORC#（最大模式时）相连接
高电平（无效）：缓冲器输出端呈高阻态。低电平（有效，端口被选中）：已锁存的数据通过 74LS244送往系统数据总线，被CPU所接收。
图5-3 输入设备接口的数据锁存和缓冲电路
数据（命令）输出端口：
•
CPU送往外设的数据或命令，应由接口进行锁存，以便使外设有充分的时间接收和处理。