自己整理的数字电路(第五版 阎石)各章重点复习

合集下载

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(7-11章)【圣才出品】

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(7-11章)【圣才出品】
1Байду номын сангаас/ 127
圣才电子书 十万种考研考证电子书、题库视频学习平台

存储矩阵中选出指定单元,并把其中数据送到输出缓冲器。 (3)输出缓冲器的作用是提高存储器带负载能力,实现对输出状态的三态控制,便与 系统的总线连接。
图 7-1 ROM 的电路结构框图
2.可编程只读存储器(PROM) PROM 初始时所有存储单元中都存入了 1,可通过将所需内容自行写入 PROM 而得到 要求的 ROM。PROM 的总体结构与掩模 ROM 一样,同样由存储矩阵、地址译码器和输出 电路组成。 PROM 的内容一经写入以后,就不可能修改了,所以它只能写入一次。因此,PROM 仍不能满足研制过程中经常修改存储内容的需要。
3 / 127
圣才电子书 十万种考研考证电子书、题库视频学习平台

分组成,如图 7-4 所示。 ①存储矩阵由许多存储单元排列而成,每个存储单元能存储 1 位二值数(1 或 0),既 可以写入 1 或 0,又可以将存储的数据读出; ②地址译码器一般都分成行地址译码器和列地址译码器。行地址译码器将输入地址代码 的若干位译成某一条字线的输出高、低电平信号,从存储矩阵中选中一行存储单元;列地址 译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号,从字线选中的一 行存储单元中再选 1 位(或几位),使这些被选中的单元经读/写控制电路与输入/输出端接 通,以便对这些单元进行读、写操作;
圣才电子书 十万种考研考证电子书、题库视频学习平台

第 7 章 半导体存储器
7.1 复习笔记
一、概述 半导体存储器是一种能存储大量二值信息(或称为二值数据)的半导体器件。半导体存 储器的种类很多,从存、取功能上可以分为只读存储器(ROM)和随机存储器(RAM)。 只读存储器在正常工作状态下只能从中读取数据,不能快速地随时修改或重新写入数 据。ROM 的优点是电路结构简单,而且在断电以后数据不会丢失。它的缺点是只适用于存 储那些固定数据的场合。只读存储器中又有掩模 ROM、可编程 ROM(PROM)和可擦除 的可编程 ROM(EPROM)几种不同类型。 随机存储器与只读存储器的根本区别在于,正常工作状态下就可以随时快速地向存储器 里写入数据或从中读出数据。根据所采用的存储单元工作原理的不同,又将随机存储器分为 静态存储器(SRAM)和动态存储器(DRAM)。

数字电子技术基础课-阎石-第五版第四章期末复习题

数字电子技术基础课-阎石-第五版第四章期末复习题

组合逻辑电路习题一、填空、选择1、8 线—3线优先编码器74LS148 的优先编码顺序是I7 、I6 、I5 、…、I0 ,输出A2 A1 A0 。

输入输出均为低电平有效。

当输入I7 I6 I5 …I0 为11010101时,输出A2 A1 A0为 。

2、3 线—8 线译码器74LS138 处于译码状态时,当输入A 2A 1A 0=001 时,输出Y 7~Y 0 = 。

3、组合逻辑电路任何时刻的输出信号,与该时刻的输入信号 ,与电路以前的状态 。

4、在组合逻辑电路中,由于门电路的延时,当输入信号状态改变时,输出端可能出现虚假过渡干扰脉冲的现象称为 。

5、一位数值比较器,输入信号为两个要比较的一位二进制数A 、B ,输出信号为比较结果:Y(A >B)、Y(A =B)和Y(A <B),则Y(A >B)的逻辑表达式为 。

6、下列电路中,不属于组合逻辑电路的是。

(A )译码器 (B )全加器 (C )寄存器 (D )编码器 7、在二进制译码器中,若输入有4位代码,则输出有 个信号。

(A )2 (B )4 (C )8 (D )16 二、分析题4.1写出图所示电路的逻辑表达式,并说明电路实现哪种逻辑门的功能。

习题4.1图4.2分析图所示电路,写出输出函数F 。

习题4.2图4.3已知图示电路及输入A 、B 的波形,试画出相应的输出波形F ,不计门的延迟.B A =1 =1 =1F习题4.3图4.4由与非门构成的某表决电路如图所示。

其中A 、B 、C 、D 表示4个人,L=1时表示决议通过。

(1) 试分析电路,说明决议通过的情况有几种。

(2) 分析A 、B 、C 、D 四个人中,谁的权利最大。

4.5分析图所示逻辑电路,已知S 1﹑S 0为功能控制输入,A ﹑B 为输入信号,L 为输出,求电路所具有的功能。

习题4.5图4.6试分析图所示电路的逻辑功能。

习题4.6图4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示,试写出F 的最简与或表达式。

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-逻辑代数基础(圣才出品)

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-逻辑代数基础(圣才出品)

图形符号:
或者
表 2-4 异或真值表
表 2-5 同或真值表
二、逻辑代数的基本公式和常用公式 逻辑代数的基本公式和常用公式分别如表 2-6 和表 2-7 所示。
2 / 41
圣才电子书 十万种考研考证电子书、题库视频学习平台

表 2-6 逻辑代数的基本公式
表 2-7 若干常用公式
圣才电子书

十万种考研考证电子书、题库视频学习平台
第 2 章 逻辑代数基础
2.1 复习笔记
一、逻辑代数中的三种基本运算 1.基本逻辑运算 (1)与:只有决定事物结果的全部条件同时具备时,结果才发生。这种因果关系称为
逻辑与,或称逻辑相乘。逻辑运算写成Y = AgB ,真值表如表 2-1 所示。
从最小项的定义出发可以证明它具有如下的重要性质:
a.在输入变量的任何取值下必有一个最小项,而且仅有一个最小项的值为 1;
b.全体最小项之和为 1;
c.任意两个最小项的乘积为 0;
d.具有相邻性的两个最小项之和可以合并成一项并消去一对因子。
②最大项:在 n 变量逻辑函数中,若 M 为 n 个变量之和,而且这 n 个变量均以原变量
图形符号:
或者
(2)或:在决定事物结果的诸条件中只要有任何一个满足,结果就会发生。这种因果
关系称为逻辑或,也称逻辑相加。逻辑运算写成Y = A + B ,真值表如表 2-2 所示。
图形符号:
或者
(3)非:只要条件具备了,结果便不会发生;而条件不具备时,结果一定发生。这种
因果关系称为逻辑非,也称逻辑求反。逻辑运算写成Y = A,真值表如表 2-3 所示。
Y=F(A,B,C,…) 由于变量和输出(函数)的取值只有 0 和 1 两种状态,所以我们所讨论的都是二值逻辑函 数。 任何一件具体的因果关系都可以用一个逻辑函数来描述。 1.逻辑函数的表示方法 (1)逻辑真值表:将输入变量所有的取值下对应的输出值找出来,列成表格,即可得 到真值表。 (2)逻辑函数式:将输出与输入间的逻辑关系写成与、或、非等的组合式,即可得到

数字电子技术基础第五版第九章-阎石、王红、清华大学

数字电子技术基础第五版第九章-阎石、王红、清华大学

10.3.2 集成单稳态触发器 电路结构与工作原理 (74 121)
《数字电子技术基础》第五版 微分型单稳
控制附加电路
《数字电子技术基础》第五版
使用外接电阻
使用内接电阻
《数字电子技术基础》第五版
《数字电子技术基础》第五版
10.4 多谐振荡器(自激振荡, 不需要外加触发信号) 10.4.1 对称式多谐振荡器 一、工作原理(TTL) (1)静态(未振荡) 时应是不稳定的
通过调整R、C改f(R不能太大) RC常数远大于Tpd ,因此周期主要计算RC环节
《数字电子技术基础》第五版
10.4.4 用施密特触发器构成的多谐振荡器
T
T1
+ T2
RC
ln VDD VDD
-VT -VT +
+
RC ln VDD VDD
-VT + -VT -
T
T1
+ T2
R2C
ln
VDD VDD
充电至VI 2 VTH时,VI 2 又引起正反馈 VI 2 VO VO1
电路迅速返回稳态VO 0,VO1 VDD, C放电至没有电压,恢复稳态。
2.性能参数计算 输出脉冲宽度 输出脉冲幅度 恢复时间 分辨时间
《数字电子技术基础》第五版
《数字电子技术基础》第五版
tw
RC lnV() -V(0) V() -V(t)
TD
0 X X 0 导通
1
2 3 VCC
1 3VCC
0
导通
1
2 3
VCC
1 3 VCC
不变
不变
1
2 3
VCC
1 3
VCC
1

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-半导体存储器(圣才出品)

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-半导体存储器(圣才出品)

第7章半导体存储器7.1 复习笔记一、概述半导体存储器是一种能存储大量二值信息(或称为二值数据)的半导体器件。

半导体存储器的种类很多,从存、取功能上可以分为只读存储器(ROM)和随机存储器(RAM)。

只读存储器在正常工作状态下只能从中读取数据,不能快速地随时修改或重新写入数据。

ROM的优点是电路结构简单,而且在断电以后数据不会丢失。

它的缺点是只适用于存储那些固定数据的场合。

只读存储器中又有掩模ROM、可编程ROM(PROM)和可擦除的可编程ROM(EPROM)几种不同类型。

随机存储器与只读存储器的根本区别在于,正常工作状态下就可以随时快速地向存储器里写入数据或从中读出数据。

根据所采用的存储单元工作原理的不同,又将随机存储器分为静态存储器(SRAM)和动态存储器(DRAM)。

二、只读存储器(ROM)1.掩模只读存储器掩模ROM内部存储的数据“固化”在里边。

ROM电路结构包含存储矩阵、地址译码器和输出缓冲器,如图7-1所示。

(1)存储矩阵由许多存储单元排列而成,存储单元可用二极管或三极管或MOS管构成。

每个单元能存放1位二值代码(0或1),每个存储单元有一对应的地址代码。

(2)地址译码器的作用是将输入的地址代码译成相应控制信号,利用这个控制信号从存储矩阵中选出指定单元,并把其中数据送到输出缓冲器。

(3)输出缓冲器的作用是提高存储器带负载能力,实现对输出状态的三态控制,便与系统的总线连接。

图7-1 ROM的电路结构框图2.可编程只读存储器(PROM)PROM初始时所有存储单元中都存入了1,可通过将所需内容自行写入PROM而得到要求的ROM。

PROM的总体结构与掩模ROM一样,同样由存储矩阵、地址译码器和输出电路组成。

PROM的内容一经写入以后,就不可能修改了,所以它只能写入一次。

因此,PROM 仍不能满足研制过程中经常修改存储内容的需要。

3.可擦除的可编程只读存储器(EPROM)(1)EPROM(UVEPROM):EPROM用紫外线照射进行擦除,采用叠栅注入MOS管制作的存储单元。

《数字电子技术基础》第五版阎石第6章

《数字电子技术基础》第五版阎石第6章

取决于该时刻电由路触的发输器入保存 还取决于前一时刻电路的状态
时序电路: 组合电路 + 触发器
电路的状态与时间顺序有关
输 X1 入 Xp

组合电路

Y1 输 Ym 出
Q1 Qt …
存储电路
W1 … Wr
时序电路在任何时刻的稳定输出,不仅与 该时刻的输入信号有关,而且还与电路原来的 状态有关。
构成时序逻辑电路的基本单元是触发器。
输出方程
Y (( AQ1Q2 ) ( AQ1Q2 )) AQ1Q2 AQ1Q2
③计算、 Y
列状态转 换表
输A入Q1Q2现 AQ态1Q2
A Q2 Q1
000
001
010
QQ102*1*

Q11 A0
Q1
1 0 Q2
101
110
111
次态
Q2* Q1*
寄存器和移位寄存器
一、寄存器 在数字电路中,用来存放二进制数据或代码
的电路称为寄存器。
寄存器是由具有存储功能的触发器组合起来构成的。 一个触发器可以存储1位二进制代码,存放n位二进制 代码的寄存器,需用n个触发器来构成。
01 10 11 00 11
00 01 10
输出
Y
0 0 0 1 1 0 0 0
QQ2*1*DD21

Q1 A
Q1
Q2
Y AQ1Q2 AQ1Q2
转换条件
画状态转换图
输入 现 态
电路状态 A/Y
A
Q2 Q1
Q2Q1
0
转换方向 0
0
00 1/0 01
0 1
0/1 1/1

阎石第五版第十一章(3学时)

阎石第五版第十一章(3学时)
上式括号内为n位二进制数的十进制数值,可用NB表示。如果使 式中Rf=R,则此式可以改写为:
第十一章 A/D、D/A转换
结论:输出的模拟电压正比于输入的数字量NB,实现 了从数字量到模拟量的转换。
当NB =0时, =0,
故 的最大变化范围是0~
本电路的优点:电阻元件只有两种阻值、易于集成、 数字量位数不受限制。
(b)转换误差—— 转换误差用以说明D/A转换器实际上能达 到的转换精度。转换误差可用满度值的百分数表示.
产生误差原因:
参考电压VREF的波动 运算放大器的零点漂移 模拟电子开关的导通内阻及导通压降
电阻网络中阻值人偏差等
第十一章 A/D、D/A转换
(2)转换速度 :通过建立时间tS参数定义。
建立时间Ts:即D/A转换器在大信号工作下(输入由全0变为全 1或由全1变为全0)输出电压到达某一规定值所需要的时间。 建立时间短,说明该DAC转换速度快。主要由运放速度决定。
:
它是利用电容分压的原理工作
输入为1000时的等效电路
当输入为任意四位数字量时
第十一章 A/D、D/A转换
结论:输出的模拟电压正比于输入的数字量D,实现 了从数字量到模拟量的转换。
当D =0时, =0,
故 的最大变化范围是0~
本电路的优点:1、输出电压的精度只与电容量的比例有关,与电容量绝 对值无关,很容易由CMOS工艺制作
1、A/D转换器的基本原理
由于输入的模拟信号在时间上是连续量,所以 一般的A/D转换过程为:
返回2
第十一章 A/D、D/A转换
A/D转换的信号处理过程:
采样保持后波形
输入波形
采样保持后波形
4 3 2 1
量化后波形

数电第五版答案阎石第一三章(完整资料).doc

数电第五版答案阎石第一三章(完整资料).doc

【最新整理,下载后即可编辑】第一章1.1 二进制到十六进制、十进制(1)(10010111)2=(97)16=(151)10 (2)(1101101)2=(6D)16=(109)10(3)(0.01011111)2=(0.5F)16=(0.37109375)10 (4)(11.001)2=(3.2)16=(3.125)10 1.2 十进制到二进制、十六进制(1)(17)10=(10001)2=(11)16(2)(127)10=(1111111)2=(7F)16(3) (0.39) 10 (0.0110 0011 1101 0111 0000 101 0)2 (0.63 D70 A )161.8 用公式化简逻辑函数(1)Y=A+B(2)Y ABC A B C 解:Y BC A B C C A B C (1 A+A=1)(4)Y ABCD ABD ACD 解:Y AD(BC B C ) AD(B C C) AD(5)Y=0(4) (25.7) 10 (11001.101 1 0011)2 (19.B3)16(3)Y=1(7)Y=A+CD(6)Y AC(CD AB) BC(B AD CE) 解:Y BC(B AD CE) BC(B AD) CE ABCD(C E ) ABCDE(8)Y A (B C)(A B C)(A B C) 解:Y A (B C)(A B C)(A B C) A (ABC BC)(A B C) A BC( A B C) A ABC BC A BC(9)Y BC AD AD(10)Y AC AD AEF BDE BDE1.9 (a) Y ABC BC(b)(c) Y1 AB AC D,Y2 AB AC D ACD ACD (d) Y1 AB AC BC,Y2 ABC ABC ABC ABC 1.10 求下列函数的反函数并化简为最简与或式Y ABC ABC(1) (2)Y A C DY AC BC(3)Y (A B)(A C)AC BC 解:Y ( A B)(A C)AC BC [(A B)(A C) AC] BC(4)Y A B C ( AB AC BC AC)(B C) B C【最新整理,下载后即可编辑】(5)Y AD AC BCD C 解:Y (A D)(A C)(B C D)C AC(A D)(B C D) ACD(B C D) ABCD1.11 将函数化简为最小项之和的形式(6)Y 0(1)Y ABC AC BC 解:Y ABC AC BC ABC A(B B )C ( A A)BC ABC ABC ABC ABC ABC ABC ABC ABC ABC(2)Y ABCD ABCD ABCD ABCD ABCD ABCD (3)Y A B CD解:Y A(BC D BCD BCD BCD BC D BCD BCD BCD) B( ACD ACD ACD ACD AC D ACD ACD ACD) (AB AB AB AB)CD ABC D ABCD ABCD ABCD ABC D ABCD ABCD ABCD ABC D ABCD ABCD ABCD ABCD (13)(4)Y ABCD ABCD ABCD ABC D ABCD ABCD ABCD ABCD (5)Y LM N LMN LMN LMN L M N LMN1.12 将下列各函数式化为最大项之积的形式(1)Y (A B C )( A B C)( A B C )(2)Y (A B C)( A B C)( A B C)(3)Y M 0 M 3 M 4 M 6 M 7(4) Y M 0 M 4 M 6 M 9 M12 M13(5)Y M 0 M 3 M 51.13 用卡诺图化简法将下列函数化为最简与或形式:(1)Y A D(3)Y 1(2)Y AB AC BC CD(4)Y AB AC BC(5)Y B C DY C D AB(7)(9)Y B D AD BC ACD (8)Y ( A, B, C, D) m (0,1,2,3,4,6,8,9,10,11,14)Y AB AC(6)Y AB AC BCY C(10)Y ( A, B, C) (m1,m4 , m7 )Y B CD AD 【最新整理,下载后即可编辑】Y ABC ABC ABC1.14 化简下列逻辑函数 (1)Y A B C D (3)Y AB D AC (5)Y AB DE CE BDE AD ACDE1.20 将下列函数化为最简与或式 (1)Y ACD BCD AD (3)Y A B C (5)Y 1 第三章3.1 解:由图可写出 Y1、Y2 的逻辑表达式:Y1 ABC ( A B C) AB AC BC ABC ABC ABC ABCY2 AB AC BC真值表:(2)Y CD ACD (4)Y BC BD(2)Y B AD AC (4)Y A B D (6)Y CD B D AC3.2 解: , comp 1、Z 0 时,Y1 A,Y2 A2,Y3 A2 A3 A2 A3,Y4 A2 A3 A4comp 0、Z 0 时,Y1 A1,Y2 A2,Y3 A3,Y4 A真值表:3.3 解:【最新整理,下载后即可编辑】3.4 解:采用正逻辑,低电平=0,高电平=1。

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-组合逻辑电路(圣才出品)

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-组合逻辑电路(圣才出品)

观,有时可将逻辑函数式转换为真值表。
2.组合逻辑电路设计方法的步骤 (1)进行逻辑抽象:提出的设计要求是用文字描述的一个具有一定因果关系的事件, 需要通过逻辑抽象的方法用一个逻辑函数来描述这一因果关系。 ①分析事件因果关系,确定输入变量和输出变量。一般总把引起事件的原因定为输入变 量,而把事件的结果作为输出变量。 ②以 0、1 定义逻辑状态的含意。 ③根据给定因果关系列出真值表。 (2)写出逻辑函数式:为便于对逻辑函数进行化简和变换,需要把真值表转换为对应 的逻辑函数式。 (3)选定器件的类型:根据对电路的具体要求和器件的资源情况决定采用小规模集成 的门电路组成相应的逻辑电路,或者中规模集成的常用组合逻辑器件或可编程逻辑器件等构 成相应的逻辑电路。 (4)将逻辑函数化简或变换成适当的形式 ①使用小规模集成门电路进行设计时,应将函数式化成最简形式,即函数式中相加的乘 积项最少,而且每个乘积项中的因子也最少; ②使用中规模集成常用组合逻辑电路设计电路时,需要将函数式变换为适当形式,以便 用最少的器件和最简单的连线接成所要求的逻辑电路。

十万种考研考证电子书、题库视频学习平台
表 4-3 74LS138 功能表
(2)二-十进制译码器:逻辑功能是将输入 BCD 码的 10 个代码译成 10 个高、低电平 输出信号。
(3)显示译码器 ①半导体数码管:每个线段都是一个发光二极管。优点是工作电压低、体积小、寿命长、 可靠性高等;缺点是工作电流比较大。 ②液晶显示器:液晶是一种既具有液体的流动性又具有光学特性的有机化合物,它的透 明度和呈现的颜色受外加电场的影响。液晶显示器最大的优点是功耗极低;缺点是响应速度 较低,限制了其应用。 (4)用译码器设计组合逻辑电路 ①首先将给定的逻辑函数化为最小项之和的形式; ②根据具体的译码器芯片输出有效电平判断是否需要将最小项变换为反函数形式; ③利用附加的门电路将这些最小项适当地组合起来。

数字电子技术基础备课笔记(阎石第五版)

数字电子技术基础备课笔记(阎石第五版)

数字电子技术基础备课笔记汤洪涛一、课程简介《数字电子技术基础》是电力、计算机工程类各专业的一门技术基础课,它是研究各种半导体器件的性能、电路及应用的学科。

数字电子技术包括逻辑代数基础、逻辑门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、可编程逻辑器件、VHDL 语言、脉冲信号的产生与整形和A/D与D/A转换器等内容。

本课程以小规模集成电路为基础,(门电路)以中规模集成电路为主,着重介绍各种逻辑单元电路,逻辑部件的工作原理,分析逻辑功能,介绍逻辑电路的分析方法和一般数字电路的设计方法。

二、各章节主要内容和基本要求第一章数制与码制:它是整个数字逻辑电路的基本知识,要求能够熟练掌握;第二章逻辑代数基础:它是整个数字逻辑电路的分析工具,要求能够熟练掌握和应用,其中逻辑代数化简法和卡诺图化简法是重点掌握内容。

第三章逻辑门电路:是组成逻辑电路的基本单元,它相当于模电中的二极管、三极管。

基本门电路有DTL(二极管门)、TTL(三极管门)、MOS(场效应管门),要求掌握它们的组成原理。

第四章组合逻辑电路:它是数字电子技术的一大类,要求掌握组合逻辑电路的分析和设计方法,即已知逻辑电路,请分析该电路的所能实现的逻辑功能;或已知该电路的所要实现的逻辑功能,请设计逻辑电路的来实现其逻辑功能。

当然,设计电路就有一个电路的优化设计问题,如何选择最少的基本逻辑单元电路或最廉价的或最方便的基本逻辑单元电路来就可以实现所需要的逻辑功能。

(只考虑输入、输出之间的逻辑关系)第五章触发器:触发器是时序逻辑电路的基本逻辑单元,掌握触发器的基本特点、工作原理和分析方法等。

第六章时序逻辑电路:要求掌握时序逻辑电路的分析、波形的绘制等。

第七章半导体存储器:主要讲述动静态的RAM(随机存储器)和ROM(只读存储器)要求掌握它们的基本概念及其应用。

第八章以后的章节不做讲解好要求,让大家以后如果接触到相关知识时可以查阅。

第一章数制和码制本章要求:掌握十进制、二进制、十六进制、八进制之间的转换1.1 概述一、电子信号的分类:电子电路中的信号可分为两类:1、一类是时间和数值上都是连续变化的信号,称为模拟信号,例如音频信号、温度信号等;2、另外一类是在时间或数值上断续变化的信号,即离散信号,称为数字信号,例如工件个数的记数信号,键盘输入的电信号等。

数电第五版答案阎石第一三章

数电第五版答案阎石第一三章

数电第五版答案阎⽯第⼀三章1.1⼆进制到⼗六进制、⼗进制(4)(11.001)2=(3.2) 16=(3.125) 10(3) Y (A B)(A C)AC BC第⼀章(1)Y=A+B(3)Y=1(2)Y ABC A BC(4)Y ABCD ABD ACD解:Y BC AB CC A B C 1(A + A =1)解:Y AD(BC B C) AD(B C C) AD(5)Y=0(7)Y=A+CD(6)Y AC (CD :AB) BC(BAD CE)解:Y BC(B AD CE) BC(B AD) CE ABCD(CE) ABCDE(0.63D70A )16(2)(127) 10=(1111111) 2=(7F) 16(4) (25.7)10(11001.101 1 0011)2(19.B3)16⑻丫解:A Y A (B C)(A B C)(A B A (B C)(A B C)(AC A A (ABC \ BCBC)(A B C)BC(A B C) AABC (9)Y BCA D AD(10)Y AC AD AEF BDE BDE1.9 (a)Y ABC BC(b)Y ABC ABC(c) Y 1AB ACD,Y 2AB ACDACD , ACD(d) 丫 1 AB AC BC,Y 2ABC ABCABC ABC1.10 求下列函数的反函数并化简为最简与或式 Y A C D (1)Y ABC ACBC解: Y ABCAC Be A BC A (B B)C (AA)BCA BC ABC ABC ABC ABC A B CABC ABC⑵YABCD ABCD ABCD ABCD ABCDA BCDACD(B C D) ABCD将函数化简为最⼩项之和的形式ABC(3)(0.01011111) 2=(0.5F) 16=(0.37109375) 10 1.2⼗进制到⼆进制、⼗六进制(1)(17) 10=(10001) 2=(11) 16 (3) (0.39)10 (0.0110 0011 1101 0111 0000 1010) 2 1.8⽤公式化简逻辑函数 (1) Y AC BC 解:丫 (A B)(A C)AC BC[(AB)(A C) AC] BC(5)Y(AB AC BCAD AC BCD C 解:丫 (A D)( A C)(BAC)(BC)C D)C AC(A D)(B D)1.11(3) Y A B CD解:Y A(BCDBCD BCD BCD BCD BCD BCD BCD)B(ACDACDA CD A CD ACD ACD ACDACD) (AB AB AB AB)CDABCD ABCDABCD ABCD ABCDABCD ABCD ABCDA B CD A B C D A BCD A BCDABCD (13)⑷ Y ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD(5) Y LMN LMN LMN LMN LMN LMN 1.12 将下列各函数式化为最⼤项之积的形式(1) Y (A B C)(A B C)(A B C) (2)(5) Y M o M 3 M 5 1.13⽤卡诺图化简法将下列函数化为最简与或形式:1.20将下列函数化为最简与或式(1) Y ACD BCD AD (2) Y B AD AC(3) Y A BCA BD(5) Y 1(6)YCDBD ACY (A B C)(A B C)(A B C)(3) Y M o M 3 M 4 M 6 M 7Y M 0 M 4 M 6 M 9 M 12 M 13(1) Y A D (2) Y AB AC BCCD AB AC BC0 i r:0 J 1i1 1[1JLi)D AB(6)(9)E p0 011〕 0ABACY AB AC BC Y BD AD BCA CD(8) Y(A,B,C,D) m (0,1,2,3,4,6,8,9,10,11,14) (10) Y (A ,B ,C)10 0 J 0 0 D 1j i11B CD AD1 0 0 11Y ABC ABC ABC(1) YABCD (2) ⑶ YAB D AC(4)⑸ Y A B D E CEBDE AD A C DEY CD ACD YBC BD00 01 II 10,1 JIt LCM 01.11 1001 11 101.14化简下列逻辑函数3.1解:由图可写出 Y i 、Y 2的逻辑表达式:Y 1 ABC (A B C) ―AC ―BCABC ABC ABC ABC Y 2 AB AC BC真值表:ABC Yi Yi0 0 0 0 Q0 & 1 0 1 0 ;J 曲真值表知,电路是⼀亍⼀位全加器。

数字电子技术基础第五版阎石第03章门电路1

数字电子技术基础第五版阎石第03章门电路1
数字电路中要求输入负载电阻RI ≥ RON或RI ≤ ROFF ,否则输入信号将不在高低电平范围内。
6.扇入系数NI和扇出系数NO
扇入系数NI是指合格输入端的个数。 扇出系数NO表示门电路带负载能力的大小,即可以
驱动同类门的个数。分两种情况,一是灌电流负载 NOL,二是拉电流负载NOH 。
7. 平均传输延迟时间tpd 平均传输延迟时间tpd表征了门电路的开关速度。
(1) 输出高电平VOH:AB段所对应的输出电平, 一般大于等于3V;
(2) 输出低电平VOL:DE段对应的输出电平,一 般小于0.4V。
(3) 开门电平UON
一般要求UON≤1.8V
(4) 关门电平UOFF
一般要求UOFF≥0.8V
在保证输出为额定低电平的条件下,允许的最 小输入高电平的数值,称为开门电平UON。
1. 电压传输特性和相应参数
AB段:截止区 VI 0.6V , VB1 1.3V T1导通,T2 ,T5截止,T4导通 VOH VCC VR2 VBE4 VD2 3.6V BC段:线性区 0.7V VI 1.3V T2导通且工作在放大区,T5截止,T4导通,VI VO
CD段:转折区 VI VTH 1.4V , 所以VB1 2.1V T2 ,T5同时导通,T4截止,所以VO迅速 VOL 0 DE段:饱和区 VI继续,而VO不变 VO VOL
二极管的伏安特性曲线
反向截止时 反向饱和电流极小 反向电阻很大(约几百kΩ) 相当于开关断开
二极管的开关电路:
VI=VIL D导通,VO=VOL=0.7V 开关闭合
VI=VIH D截止,VO=VOH=VCC 开关断开
二极管的动态电流波形:
外加电压突然反向时,电流的变化情况

数字电子技术基础第五版阎石第02章逻辑代数基础1

数字电子技术基础第五版阎石第02章逻辑代数基础1
2.1 概述
• 基本概念
逻辑: 事物的因果关系 逻辑运算的数学基础: 逻辑代数 在二值逻辑中的变量取值: 0、1
2.2 逻辑代数中的三种基本运算
与(AND)
或(OR)
非(NOT)
以A(B)=1表示开关A(B)合上, A(B) =0表示开关A(B) 断开; 以Y=1表示灯亮,Y=0表示灯不亮; 三种电路的因果关系不同:
这三种取值的任何一种都使Y=1, 所以 Y= ?
A BC Y 0 00 0 0 01 0 0 10 0 0 11 1 1 00 0 1 01 1 1 10 1 1 11 0
• 真值表 逻辑式:
练习:将“异或”和 “同或”用与、或、
非三种基本逻辑运算
1. 找出真值表中使 Y=1 的输入变量表取示值?组合。
A B、A′ B、A B′ 、A′ B′
• 对于n个变量来说,逻辑函数最小项个数为2n
三变量最小项编号方法(简化书写方式)
序号 0 1 2 3 4 5 6 7
ABC
A′ B′ C′ A′ B′ C
A′ B C′ A′ B C A B′ C′ A B′ C A B C′ ABC
最小项二进制代码 000 001 010 011 100 101 110 111
2. 每组输入变量取值对应一个乘积项,其中取
值为1的写原变量,取值为0的写反变量。
3. 将这些变量相加即得 Y。
反之:把输入变量取值的所有组合逐个代入逻 辑式中求出Y,列表
• 逻辑式 逻辑图 1. 用图形符号代替逻辑式中的逻辑运算符。
Y A(B C)
• 逻辑式 逻辑图
1. 用图形符号代替逻辑式中的逻辑运算符。
2.4 逻辑代数的基本定理
• 2.4.1 代入定理

第1章 数字逻辑基础 阎石第五版

第1章 数字逻辑基础 阎石第五版

教学目标
第一章 数制和码制
一、数制及其运算规则:
通常,把数的组成和由低位向高位进位的规则称为数制。数是用来 表示物理量多少的。常用多位数表示。在数字系统中,常用的数制包 括十进制数(decimal),二进制数(binary),八进制数(octal)和十六进制数 (hexadecimal)。
1十进制数
2、二进制数
一个二进制数M2可以写成: a、组成:0、1。 b、进位规则:逢二进一,借一作二。 c、用字母B表示。 d、基数是2。
M 2 ai 2 i
i m
n 1
说 明 : 一 个 二 进 制 数 的 最 右 边 第 一 位 称 为 最 低 有 效 位 LSB(Least Significant Bit)。最左边一位称为最高有效位MSB(Most Significant Bit)。
循环码和二进制码之间保持确定 关系,即已知一组二进制码,便可 求出一组对应的循环码,反之亦然 。(第一位不变,第二位和第一位进 行比较,不同为1,相同为0)
逻辑电路中的几个问题 1、逻辑的概念: 事物发生的条件(因)与事物发生的结果之间所存在 的关系。 2、在数字系统中,通常用逻辑真和逻辑假状态来区分事物 的两种对立的状态。 逻辑真状态用‘1’表示;逻辑假状态用‘0’来表示。‘1’ 和‘0’分别叫做逻辑真假状态的值。 0、1只有逻辑上的含义,已不表示数量上的大小。
我们把用符号1、0表示输入、输出电平高低的过程叫做状态赋值。 正逻辑:在状态赋值时,如果用1表示高电平,用0表示低电平, 则称为正逻辑赋值,简称正逻辑。 负逻辑:在状态赋值时,如果用0表示高电平,用1表示低电平, 则称为负逻辑赋值,简称负逻辑。
二、基本逻辑运算和基本逻辑门
基本逻辑运算有逻辑与、逻辑或和逻辑非。实现这三种逻辑运算的电路,称作基 本逻辑门。

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-可编程逻辑器件(圣才出品)

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-可编程逻辑器件(圣才出品)
2.GAL 的输入特性和输出特性 (1)GAL 是一种较为理想的高输入阻抗器件,在正常的输入电压范围内,输入端的漏
电流不超过10 A ,而且内部的输入电路还具有滤除噪声和静电防护功能。为了降低功耗以接电源或接地。 (2)GAL 的输出除具备一般三态输出缓冲器的特点(能驱动较大负载、起隔离作用以
图 8-2 FPGA 内静态存储器的存储单元 但 FPGA 本身也存在着一些明显的缺点: ①它的信号传输延迟时间不是确定的; ②由于 FPGA 中的编程数据存储器是一个静态随机存储器结构,所以断电后数据便随 之丢失。因此,每次开始工作时都要重新装载编程数据,并需要配备保存编程数据的 EPROM。 这些都给使用带来一些不便; ③FPGA 的编程数据一般是存放在 EPROM 中的,而且要读出并送到 FPGA 的 SRAM 中,因而不便于保密。
在尚未编程之前,与逻辑阵列的所有交叉点上均有熔丝接通。编程时将有用的熔丝保留, 将无用的熔丝熔断,即得到所需的电路。
2.PAL 的输出电路结构和反馈形式 根据 PAL 器件输出电路结构和反馈方式的不同,可将它大致分成专用输出结构、可编 程输入/输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构等几种类型。
的电流变化率,也就减小了噪声电压。
三、可擦除的可编程逻辑器件(EPLD) EPLD 采用 CMOS 和 UVEPROM 工艺制作,集成度比 PAL 和 GAL 器件高得多,其产 品多半属于高密度 PLD。与 PAL 和 GAL 相比,EPLD 具有以下特点: ①采用 CMOS 工艺,EPLD 具有 CMOS 器件低功耗、高噪声容限等优点。 ②采用 UVEPROM 工艺,以叠栅注入 MOS 管作为编程单元,不仅可靠性高、可改写, 且集成度高、造价便宜。 ③输出部分采用可编程的输出逻辑宏单元。EPLD 的 OLMC 不仅吸收了 GAL 器件输出 电路结构可编程的优点,且增加了对 OLMC 中触发器的预置数和异步置零功能,有更大的 使用灵活性。

阎石数字电子技术基础第5版知识点总结课后答案

阎石数字电子技术基础第5版知识点总结课后答案

第1章数制和码制1.1复习笔记一、数字信号与数字电路1.模拟信号和数字信号模拟信号:幅度和时间连续变化的信号。

例如,正弦波信号。

数字信号:在幅度和时间上取值离散的信号。

例如,统计一座桥上通过的汽车数量。

模拟信号经过抽样、量化、编码后可转化为数字信号。

数字信号的表示方式:(1)采用二值数字来表示,即0、1数字;0为逻辑0,1为逻辑1。

(2)采用逻辑电平来表示,即H(高电平)和L(低电平)。

(3)采用数字波形来表示。

2.模拟电路和数字电路模拟电路:工作在模拟信号下的电路统称为数字电路。

数字电路:工作在数字信号下的电路统称为数字电路。

数字电路的主要研究对象是电路的输入和输出之间的逻辑关系;主要分析工具是逻辑代数关系;表达电路的功能的方法有真值表,逻辑表达式及波形图等。

二、几种常用的进制不同的数码既可以用来表示不同数量的大小,又可以用来表示不同的事物。

在用数码表示数量的大小时,采用的各种计数进位制规则称为数制,主要包括进位制、基数和位权三个方面。

进位制:多位数码每一位的构成以及从低位到高位的进位规则。

基数:在进位制中可能用到的数码个数。

位权:在某一进位制的数中,每一位的大小都对应着该位上的数码乘上一个固定的数,这个固定的数就是这一位的权数,权数是一个幂。

常用的数制有十进制、二进制、八进制和十六进制几种。

1.十进制在十进制数中,每一位有0~9十个数码,所以计数基数为10。

超过9的数必须用多位数表示,其中低位和相邻高位之间的关系是“逢十进一”,故称为十进制。

十进制的展开形式为式中,是第i位的系数,可以是0~9十个数码中的任何一个。

任意N进制的展开形式为式中,是第i位的系数,N为计数的基数,为第i位的权。

2.二进制在二进制数中,每一位仅有0和1两个可能的数码,计数基数为2。

低位和相邻高位间的进位关系是“逢二进一”。

二进制的展开形式为例如,(101.11)2=1×22+0×21+1×20+1×2-1+0×2-2=(5.75)10。

数字电子技术基础阎石主编第五版

数字电子技术基础阎石主编第五版

四、触发器分类
SR锁存器

SR触发器


构 造
电平触发旳触发器 辑 功
JK触发器
可 分
脉冲触发旳触发器 能 可
D触发器

边沿触发触发器
分 为
T和T′触发器
5.2 触发器旳电路构造与动作特点
一、SR锁存器 (基本RS触发器)
1.或非门构成
RSD— RSeetset 直直接接复置位位端端 ((置置01端端))
转换环节:
(1)写出已经有触发器和待求触发器旳特征方程。
(2)变换待求触发器旳特征方程,使之形式与已经 有触发器旳特征方程一致。
(3)比较已经有和待求触发器旳特征方程,根据两 个方程相等旳原则求出转换逻辑。
(4)根据转换逻辑画出逻辑电路图。
JK触发器→RS触发器
变换RS触发器旳特征方程,使之形式与JK触发器旳特征 方程一致:
T触发器特征方程:
Q* TQ T Q T Q
J T 与JK触发器旳特征方程比较,得: K T
电 路 图
D触发器→T触发器
D T Q
D触发器→T'触发器
D Q
三、触发器电路构造和逻辑功能旳关系
同一种逻辑功能旳触发器能够用不 同旳电路构造实现。反过来,用同一种 电路构造形式能够作成不同逻辑功能旳 触发器。
RS触发器特征方程
Q* S RQ RS 0
Q* S RQ S(Q Q ) RQ SQ SQ RQ SQ RQ SQ (R R) SQ RQ RSQ RSQ SQ RQ
Q* JQ K Q
Q* SQ RQ
比较,得:
J K
S R
电路图
JK触发器→T触发器
0

数字电子技术基础第五版(阎石)第1章绪论习题答案

数字电子技术基础第五版(阎石)第1章绪论习题答案

5.C 6.B 7. D
补充习题:
8.设n>=10,下面程序段的时间复杂度是( for(i=10; i<n; i++) )。
{
j=k=0; while(j+k<=i) if (j>k) k++; else j++;
B)O(n) C)O(nlog2n) D)O(n2)
} A)O(log2n)
9.计算机算法是指( )。 A)计算方法 B)排序方法 C)调度方法 D)解决问题的有限运算序列 8.D 9.D
补充习题:语句频度与时间复杂度
5. 在下面的程序段中,对x的赋值语句的频度为: n(n+1)(n+2)/6 O(n3) for(i= 1;i<=n; i++) for(j=1;j<=i;j++) n n for (k=1;k<=j; k++) 1 1 x=x+1; i1 j i 6. 已知如下程序段,则各语句的频度为: n n n for(i= n;i>=1; i- -) //语句1 n+1 1 1 { x=x+1; //语句2 n i1 j i i1 for(j= n;j>=i;j--) //语句3 n(n+3)/2 n (n i 1) n y=y+1; //语句4 n(n+1)/2 i1 }
习题1.2:
r1={(p1,p2),(p3,p4),(p5,p6),(p7,p8)} r2={(p1,p2),(p1,p3),(p1,p4),(p2,p3), (p2,p4),(p3,p4),(p5,p6),(p5,p7), (p5,p8),(p6,p7),(p6,p8),(p7,p8)}
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数电课程各章重点
第一、二章 逻辑代数基础知识要点
一、二进制、十进制、十六进制数之间的转换;二进制数的原码、反码和补码
二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表:与、或、非 三、逻辑代数的基本公式和常用公式、基本规则
逻辑代数的基本公式 逻辑代数常用公式:
吸收律:A AB A =+
消去律:B A B A A +=+ A B A AB =+ 多余项定律:C A AB BC C A AB +=++ 反演定律:B A AB += B A B A •=+ B A AB B A B A +=+ 基本规则:反演规则和对偶规则,例1-5 四、逻辑函数的三种表示方法及其互相转换
逻辑函数的三种表示方法为:真值表、函数式、逻辑图 会从这三种中任一种推出其它二种,详见例1-7 五、逻辑函数的最小项表示法:最小项的性质;例1-8 六、逻辑函数的化简:要求按步骤解答
1、 利用公式法对逻辑函数进行化简
2、 利用卡诺图对逻辑函数化简
3、 具有约束条件的逻辑函数化简 例1.1
利用公式法化简 BD C D A B A C B A ABCD F ++++=)(
解:BD C D A B A C B A ABCD F ++++=)(
BD C D A B A B A ++++= )(C B A C C B A +=+
BD C D A B +++= )(B B A B A =+ C D A D B +++= )(D B BD B +=+ C D B ++= )(D D A D =+ 例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、
m ABCD Y 约束条件为
∑8)4210(、、、、
m 解:函数Y 的卡诺图如下:
00 01 11 1000011110AB CD
111
×
11××××D B A Y +=
第四章 组合逻辑电路知识要点
一、组合逻辑电路:任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关 二、
组合逻辑电路的分析方法(按步骤解题)
逻辑功能
真值表化简写出逻辑函数式逻辑图→→→→
三、
若干常用组合逻辑电路
译码器(74LS138) 全加器(真值表分析) 数选器(74151和74153) 四、
组合逻辑电路设计方法(按步骤解题)
1、 用门电路设计
2、 用译码器、数据选择器实现 例3.1 试设计一个三位多数表决电路
1、 用与非门实现
2、 用译码器74LS138实现
3、 用双4选1数据选择器74LS153
解:1. 逻辑定义
设A 、B 、C 为三个输入变量,Y 为输出变量。

逻辑1表示同意,逻辑0表示不同意,输出变量Y=1表示事件成立,逻辑0表示事件不成立。

2. 根据题意列出真值表如表
3.1所示 表3.1
A B C Y 00000000000000001111
1111
1111
1111
3. 经化简函数Y 的最简与或式为:AC BC AB Y ++=
4. 用门电路与非门实现
函数Y 的与非—与非表达式为:AC BC AB
Y = 逻辑图如下:
Y
5. 用3—8译码器74LS138实现
由于74LS138为低电平译码,故有i i Y m = 由真值表得出Y 的最小项表示法为:
7653m m m m Y +++=
7653m m m m ⋅⋅⋅= 7653Y Y Y Y ⋅⋅⋅= 用74LS138实现的逻辑图如下:
B C 10
6. 用双4选1的数据选择器74LS153实现
74LS153内含二片双4选1数据选择器,由于该函数Y 是三变量函数,故只需用一个4选1即可,如果是4变量函数,则需将二个4选1级连后才能实现 74LS153输出Y 1的逻辑函数表达式为:
13011201110110011D A A D A A D A A D A A Y +++= 三变量多数表决电路Y 输出函数为: ABC C AB C B A BC A Y +++= 令 A=A 1,B=A 0,C 用D 10~D 13表示,则 10⋅+⋅+⋅+⋅=AB C B A C B A B A Y
∴D 10=0,D 11=C ,D 12=C ,D 13=1
逻辑图如下:
1
C Y
注:实验中1位二进制全加器设计:用138或153如何实现?1位二进制全减器呢?
第五章 触发器知识要点
一、触发器:能储存一位二进制信号的单元 二、各类触发器框图、功能表和特性方程
RS : n n Q R S Q
+=+1
SR=0
JK : n n n Q K Q J Q +=+1 D : D Q
n =+1
T : n n n Q T Q T Q +=+1 T': n n Q Q =+1 三、
各类触发器动作特点及波形图画法
基本RS 触发器:S D 、R D 每一变化对输出均产生影响
时钟控制RS 触发器:在CP 高电平期间R 、S 变化对输出有影响
主从JK 触发器:在CP=1期间,主触发器状态随R 、S 变化。

CP 下降沿,从触发器按主触发器状
态翻转。

在CP=1期间,JK 状态应保持不变,否则会产生一次状态变化。

T'触发器:Q 是CP 的二分频
边沿触发器:触发器的次态仅取决于CP (上升沿/下降沿)到达时输入信号状态。

四、触发器转换
D 触发器和JK 触发器转换成T 和T ’触发器
第六章 时序逻辑电路知识要点
一、时序逻辑电路的组成特点:任一时刻的输出信号不仅取决于该时刻的输入信号,还和电路原状态有关。

时序逻辑电路由组合逻辑电路和存储电路组成。

二、同步时序逻辑电路的分析方法(按步骤解题)
逻辑图→写出驱动方程→写出状态方程→写出输出方程→画出状态转换图(详见例5-1)
三、典型时序逻辑电路
1.移位寄存器及移位寄存器型计数器。

2.用T触发器构成二进制加法计数器构成方法。

T0=1
T1=Q0
···
T i=Q i-1 Q i-2···Q1 Q0
3.集成计数器框图及功能表的理解
4位同步二进制计数器74LS161:异步清0(低电平),同步置数,CP上升沿计数,功能表
4位同步十进制计数器74LS160:同74LS161
同步十六进制加/减计数器74LS191:无清0端,只有异步预置端,功能表
双时钟同步十六进制加减计数器74LS193:有二个时钟CPU,CPD,异步置0(H),异步预置(L)
四、时序逻辑电路的设计(按步骤解题)
1.用触发器组成同步计数器的设计方法及设计步骤(例5-3)
逻辑抽象→状态转换图→画出次态以及各输出的卡诺图→利用卡诺图求状态方程和驱动方程、输出方程→检查自启动(如不能自启动则应修改逻辑)→画逻辑图
2.用集成计数器组成任意进制计数器的方法
置0法:如果集成计数器有清零端,则可控制清零端来改变计数长度。

如果是异步清零端,则N 进制计数器可用第N个状态译码产生控制信号控制清零端,如果是同步清零,则用第N-1个状态译码产生控制信号,产生控制信号时应注意清零端时高电平还是低电平。

置数法:控制预置端来改变计数长度。

如果异步预置,则用第N个状态译码产生控制信号
如果同步预置,则用第N-1个状态译码产生控制信号,也应注意预置端是高电平还是低电平。

两片间进位信号产生:有串行进位和并行进位二种方法
详见例5-5至5-8
第十章 脉冲波形产生和整形知识要点
重点:555电路及其应用 一、用555组成多谐振荡器
1. 电路组成如图6.5所示
R R C
图6.5 2. 电路参数:
充电τ:(R 1+R 2)C 放电τ: R 2C 周期:T=(R 1+2R 2)C ln2
占空比:
2121
12R R R R T t q w ++== 二、用555电路组成施密特触发器
1. 电路如图6.1所示
2. 回差计算 CC T V V 32=
+ , CC T V V 3
1
=- 回差-+-=∆T T V V V
3. 对应V i 输入波形、输出波形如图6.2所示 三、用555电路组成单稳电路
1. 电路如图6.3所示
稳态时 V O =0 。

V i2有负脉冲触发时V O =1 。

V 03t
t
V V 213V V
V i
V t
t
图 6.4
V i
2. 脉宽参数计算
3. 波形如图6.4所示
第十一章 数模和模数转换知识要点
一、D/A 转换器
D/A 转换器的一般形式为:V O =KD i ,K 为比例系数,D i 为输入的二进制数,D/A 转换器的电路结构主要看有权电阻、权电流、权电容以及开关树型D/A 转换器。

权电阻及倒T 型电阻网络D/A 转换器输出电压和输入二进制数之间关系的推导过程。

二、A/D 转换器
1. A/D 转换器基本原理
取样定理:为保证取样后的信号不失真恢复变量信号,设采样频率为S f ,原信号最高频率为
m ax f ,则max 2f f S 。

A/D 转换器过程:采样、保持、量化、编码 2. 典型A/D 转换器的工作原理
逐次逼近型A/D 转换器原理 计数型A/D 转换器原理。

相关文档
最新文档