第5讲 16位微机系统的存储器

17
2. DRAM的使用举例
•
8片64K*1b的DRAM芯片
• •
8条地址引脚A7~A0 刷新时，每次刷新1行，共需刷新128行 主要功能实现刷新 读/写和刷新的仲裁和切换 是CPU和DRAM之间的接口
18
•
刷新控制器8203
• • •
四、存储器的数据宽度扩充和字节数扩充
数据宽度扩充：也叫位扩展，扩充存储器的数据 宽度 字节数扩充：也叫字扩展，扩充存储器的字节容 量
优点：存储器的地址是连续的且唯一确定的，即
无地址间断和地址重叠。
12
部分译码法
将高位地址线中的一部分进行译码， 产生片选信号。常用于不需要全部地址 空间的寻址能力，但采用线选法地址线 又不够用的情况。
13
部分译码法结构示意图
A0~A12
A16 ~A19 (不参加译码）
8KB (1) CS
8KB (2) CS
七、32位微机系统的内存组织
2
一、存储器和CPU的连接考虑
1. 高速CPU和较低速度存储器之间的速度匹 配问题（ready，Tw）
2. CPU总线的负载能力问题（总线驱动器）
3. 片选信号和行列地址的产生机制（片选信
号同样适用于I/O译码）
4. 对芯片内部的寻址方法（芯片厂家确定）
3
二、片选信号的产生方法 线选法 全译码法 部分译码法 混合译码法
00000H
中断向量区
33
高端内存区的组织
0FFFFFH 0F0000H 0E0000H
系统ROM区 保留区 I/O卡保留区
64KB 64KB 128KB
0C0000H
显示缓冲区
0A0000H
128KB
34
用高端内存区64KB映射扩充内存的一个页组
35



CONFIG.SYS文件中加入如下语句： DEVICE=C:\DOS\HIMEM.SYS DEVICE=C:\DOS\EMM386.EXE RAM 32000 DOS=UMB
20
位扩展
总的地址单元数（存储单元个数） 不变，但每个单元中的位数增加
地址总线AB A11 A0 ～ A11 A0 ～ A11 A0 ～ 4K*4 SRAM D3 D0 ～ D3 D0 ～ 4KB存储模块
读/写信号
R/W
选片信号
CS
A11 A0 ～ 4K*4 SRAM D3 D0 ～ D7 D4 ～ 数据总线DB
9
全译码法
将低位地址总线直接与各芯片的地 址线相连，高位地址总线全部经译码 后作为各芯片的片选信号。
10
全译码法结构示意图
A0~A12
8KB (1) CS
Y0 A13~A19
8KB (2) CS
8KB (8) CS
3-8 译码器
Y1
Y7
11
全译码法的特点 全译码法可以提供对全存储空间的寻址能力。 当存储器容量小于可寻址的存储空间时，可从译 码器输出线中选出连续的几根作为片选控制，多 余的空闲下来，以便需要时扩充.
38
习题
5．为8088CPU设计一个8KB容量的存储器系统, 要求存储器地 址从02000H开始，采用6116(2K×8)芯片。试求: ①对各芯片地址分配。 ②指出各芯片的片内选择地址线和芯片选择地址线。 ③采用74LS138，画出全译码法与8088CPU的连接图。 6．为8086CPU设计一个8KB容量的存储器系统, 要求存储器地 址从02000H开始，采用6116(2K×8)芯片。试求: ①对各芯片地址分配。 ②指出各芯片的片内选择地址线和芯片选择地址线。 ③采用74LS138，画出全译码法与8086CPU的连接图。 注. 第6可以仅仅指明与第5题解法的不同之处。 7. 在8086系统中，AD0和BHE有什么用途？ 39
25
BHE与A0组合对应的控制
BHE 0 0 A0 0 1 总线使用情况 16位数据总线上进行字传送 高八位数据总线上进行字节传送
1
1
0
1
低八位数据总线上进行字节传送
无效
26
偶地址字节读写
在一个总线周期中，只有数据总线的低8位传输数据， 高8位处于空闲状态。
27
奇地址字节读写
在一个总线周期中，只有数据总线的高8位传输数据， 低8位处于空闲状态。
7
线选结构示意图
A0~A9
（1） 1KB CS
1 A10 A11 A12 A13
（ 2） 1KB CS
1
（3） 1KB CS
1
（4） 1KB CS
1
8
线选法优缺点
优点：连线简单，片选控制无需专门的译码电 路。
缺点：（1）当存在空闲地址线时，由于空闲 地址线可随意取值1或0，故将导致 地址重叠。 （2）整个存储器地址分布不连续，使 可寻址范围减小。
15
关于存储芯片的读写控制线




即如何用 CPU 的存储器读写信号同存储器芯片的 控制信号线（读写和片选）连接，以实现对存储 器的读写操作。 简单系统： CPU 读写信号与存储器芯片的读写信 号直接相连。 复杂系统： CPU 读写信号和其它信号组合后与存 储器芯片的读写信号直接相连。 CPU读信号最终和存储器的读信号相连， CPU写信号最终和存储器的写信号相连。
21
字扩展
对存储器容量的扩展（或存 储空间的扩展）
地址总线AB A10 A0 ～ A10 A0 ～ A10 A0 ～ 4KB存储模块
读/写信号 Y0
译 码 电 路
A0 ～ R/W A10 2K× 8 CS SRAM D7 D0 ～
R/W
2K ×8 CS SRAM D7 D0 ～
Y1 D7 D0 ～ 数据总线DB D7 D0 ～
微型计算机系统的硬件结构
系统总线BUS 系 统 总 线 形 成
地址总线AB
数据总线DB 控制总线CB
CPU
主存
I/O接口
I/O设备
外设
1
16位微机系统的存储器
一、存储器和CPU的连接考虑
二、片选信号的产生方法
三、SRAM和DRAM的连接举例
四、存储器的数据宽度扩充和字节数扩充
五、16位微机系统的内存组织 六、内存的分区结构
4
74LS138译码器
Y0
Y1
G1
G 2A
Y2
G 2B
Y3
Y4
A
B
Y5
Y6
C
Y7
5
74LS138译码器真值表
6
线选法 当存储器容量不大，所使用的存储芯片数量 不多，而CPU寻址空间远远大于存储器容量时， 可用高位地址线直接作为存储芯片的片选信号， 每一根地址线选通一块芯片，这种方法称为线选 法。
8KB (3) CS
8KB (4) CS
A13~A15
Y0 3-8 译码器
Y1
Y3
14
三、SRAM和DRAM的连接举例
1. SRAM的使用举例
•
4片4K*8b的存储模块
•
总线驱动器
• •
1片8286数据总线驱动器 2片8286地址总线驱动器 产生模块选择信号的地址译码器
•
外围电路
•
•
产生片选信号的逻辑电路及写脉冲发生器
22
五、16位微机系统的内存组织
8086系统中，存储器采用分体结构，即 1M字节的存储空间分为2个512K字节的存储 体，一个包含偶数地址，另一个包含奇数地
址，两者采用字节交叉编址方式。
8086系统存储器特点3
23
奇偶存储体示意图
24
其中偶地址存储体固定与低8位数据总线相连，
奇地址存储体固定与高8位数据总线相连， BHE和 A0相互配合，使CPU可以访问一个存储体中的一个 字节或同时访问两个存储体中的一个字。 BHE和A0 的控制作用如下表所示：
36
七、32位微机系统的内存组织
37
习题
1．DRAM2164（64K×1）外部引脚有（ ）。 A.16条地址线、2条数据线 B.8条地址线、1条数据线 C.16条地址线、1条数据线 D.8条地址线、2条数据线 2．若用1K×4的芯片组成2K×8的RAM，需要( )片。 A.2片 B.16片 C.4片 D.8片 3．8086在进行存储器写操作时，引脚信号M/IO 和DT/R 应该 是( )。 A.00 B.01 C.10 D.11 4．计算一个存储器芯片容量的公式为（）。 A.编址单元数×数据线位数 B.编址单元数×字节 C.编址单元数×字长 D.数据线位数×字长
30
对准字与非对准字
区分标准: 字地址是奇地址还是偶地址。地址为 偶地址的为对准字，奇地址的为非对准字。
注意：对准字只需一个总线周期即可完成访问， 而非对准字需要两个总线周期。故编写程序时应 尽量安排字地址为偶地址。
31
六、内存的分区结构
32
基本内存区的组织
9FFFFH
用户程序 驱动程序 DOS系统区 DOS数据区
28
偶地址字读写
在一个总线周期内完成（通常4个时钟周期）16位数据传送，操 作数必须存放在偶地址开始两个存储单元或两个I/O端口中。 对应的偶地址单元/偶地址端口—数据通过数据总线低8位传输。 对应的奇地址单元/奇地址端口—数据通过数据总线高8位传输。 29
奇地址字读写
在第一个总线周期中，对 应于奇地址单元或奇地址 端口字节（操作字低8位） 通过数据总线高8位进行传 输，而数据总线低8位处于 空闲状态；在第二个总线 周期中，对应于偶地址单 元或偶地址端口字节（操 作字高8位），通过数据总 线低8位进行传输，而数据 总线高8位处于空闲状态. 可见，操作数存放在奇地 址开始两个存储单元/两个 I/O端口中进行数据传输， 8086需要二个总线周期。