2012-13安徽大学数字电路期末试题b试卷

ET
C
EP 74LS160 LD
CLK Q0 Q1 Q2 Q3 RD
图4
第4页 共6页
院/系
年级
专业
姓名
学号
答 题勿超装 订 线
------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------
应接
。
2．逻辑函数 F A B CD 的反函数 F =
。
3．(3FCA.8)16 =（
）10 。
4．若将一个输入为 A、B 的 TTL 异或门当作反相器使用，则 A、B 的连接方式是 A = A, B =
。
5．为了构成 8K×32bit 的 RAM，需要
块 2K×8bit 的 RAM。
二、化简题（每题 5 分，共 10 分）
图1
得分
第2页 共6页
院/系
年级
专业
姓名
学号
答 题勿超装 订 线
------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------
2. 边沿（下降沿）触发的 JK 触发器输入端波形如图 2 所示，试画出输出端Q 的工作波形。
（10 分）
CP
RD SD J K
图2
3.分析图 3 所示时序电路的逻辑功能。（15 分）
图3
第3页 共6页
4.分析图 4 所示计数电路，说明计数器的功能，列出状态转移表。（15 分）
D0 D1 D2 D3
四、设计题（共 30 分）
1. 用图 5 所示的 3 线-8 线译码器和必要的门电路设计一个运算电路，当 K=1 时，实现一位全加器；当 K=0 时，实现一位全减器。（15 分）
图5
第5页 共6页
得分
2. 用 J-K 触发器设计实现模 7 同步计数器。
第6页 共6页
Байду номын сангаас
学号
安徽大学 20 12 —20 13 学年第 二 学期 《数字电路与逻辑设计》考试试卷（B 卷）
（闭卷 时间 120 分钟）
考场登记表序号
题号
一
二
三
四
总分
得分
阅卷人
一、填空题（每题 2 分，共 10 分）
得分
1.用 全 加 器 将 8421BCD 码 转 换 成 余 3BCD 码 时 ， 一 端 接 8421BCD 码 ， 另 一 端
得分
1． 化简函数 F AC AD BD BC （用公式法）
答 题勿超装 订 线
姓名
专业
年级
院/系
第1页 共6页
2. 写出函数 F（A,B,C,D）= ADB AB ABD BCD 的最小项表达式，并用卡诺图法化简。
三、分析题（共 50 分）
1. 试分析如图 1 所示的组合逻辑电路。（10 分）
------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------