3.3显示译码器

地
LT 为0时，使Ya--Yg=1,亮“8” ：工作正常
RBO ，当RBI＝0且A3～A0＝0时，RBO =0;否则 RBO ＝1
继续
灭零输出接相邻位(靠中间)的灭零输入
RBI 为0且A ～A ＝0时，使Ya-Yg=0，全灭。 3 0 RBO ，当RBI＝0且A3～A0＝0时，RBO =0；否则 RBO ＝1
Y0
Y1 Y2 Y3 Y4 Y5 Y6 Y7
&
Z1 Z2
Z3
74HC138
&
& &
Z4
[练] 试用译码器和门电路实现逻辑函数 Y ABC ABC C
(1) 根据逻辑函数选择译码器 解：
选用 3 线 - 8 线译码器 74LS138， 并 令 A2 = A，A1 = B，A0 = C。 (2) 将函数式变换为标准最小项之或的形式 B、 CC 三个变量， Y 由于有 ABC A 、 AB C 故选用 - 8 线译码器。 ABC 3 线 ABC ABC ABC ABC m1 m 3 m5 m6 m7 (3)根据译码器的输出有效电平确定需用的门电路
入 C 0 1 0 1 0 1 0 1 输 L 0 1 1 0 1 0 0 1 F 0 0 0 1 0 1 1 0 出 G 1 0 1 0 1 0 1 0
结束
Z1 ABC ABC ABC ABC m3 m4 m5 m6 Z 2 ABC ABC ABC m1 m3 m7 Z 3 ABC ABC ABC m2 m3 m5 Z 4 ABC ABC ABC ABC m0 m2 m4 m7
（2）将逻辑函数化为标准的与非-与非表达式：
Z 1 m 3 m4 m5 m6 m 3 m4 m5 m6
Z 2 m1 m3 m7 m1 m3 m7
Z 3 m 2 m 3 m5 m 2 m 3 m5
Z 4 m0 m 2 m4 m7 m 0 m 2 m 4 m 7
三、显示译码器
在数字逻辑系统中，常常要把测量数据和运算结果用十进 制数显示出来，这就要用显示译码器，将BCD代码译成能够用 显示器件显示出的十进制数。
二-十进制 数码
显示 译码器
数码 显示器
常用的显示器件：半导体数码管； 液晶数码管； 荧光数码管。
四、显示译码器
半导体数码管（或称LED数码管） 是常用的显示器件，其基本单元是发光 PN结，目前较多采用磷砷化镓做成的 PN结，封装成为发光二极管。当外加正 向电压时，就能发出清晰的光线。 发光二极管的工作电压为1.5～3V,由于工 作电流为几毫安到十几毫安比较小,故实际 电路应串接适当的限流电阻。 多个PN结可以分段封装成半导 体数码管，每段为一发光二极管， 其字形结构如图（b）所示。选 择不同字段发光，可显示出不同 的字形。
继续
4 线-7 段译码器/驱动器CC14547真值表 禁 止 数 码 显 示
输 BI D 0 × 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 C × 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 入 B A × × 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 0 输 出 Ya Yb Yc Yd Ye Yf 0 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 1输入 1 BCD 0 1 码 1 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 伪码 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 数字 Yg 显示 0 消隐 0 0 0 1 1 2 1 3 1 4 1 5 1 6 0 7 1 8 1 9 0 消隐 0 消隐 0 消隐 0 消隐 0 消隐 0 消隐
74HC138 A0 A1 A2 E 1 E 2 E3
Y 0 ………………… Y 15
4-16线译码器 A0 A1 A2 A3 E 1 E 2 E3
①输出的问题： ②输入的问题：
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y 0 Y1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
74HC138(1) 低位 A0 A1 A2 E 1 E 2 E3 1
A0 A1 A2
E 1 E 2 E3
译码器输入 代码的位数
例： 试用3-8线译码器74HC138设计一个多输出的组合逻辑 电路。输出的逻辑函数式为：
Z1 AC ABC ABC Z 2 BC ABC Z 3 AB ABC Z 4 ABC BC ABC
（1）先将逻辑函数化为最小项之和的标准与或式；
1、七段数码显示器
七段数码显示器的两种结构形式： （1）共阴结构 1 1 1 e g a b c d f
a
f e d g b c
与“1”电平驱动(输出高电平 有效）的显示译码器配合使用； （2）共阳结构
VCC
与“0”电平驱动（输出低电平 有效）的显示译码器配合使用。
a b c d e 0 0 0
f
74LS48
电源＋5V
控制端
LT ：测试端 RI
：灭灯输入 LT RBI ：灭零输入端 控 RI/ RBO 制 RBO ：灭零输出端 端 RBI
输 入 数 据
A3 A2 A1 A0
Vcc
74LS48
GND
Ya Yb Yc Yd Ye Yf Yg
ຫໍສະໝຸດ Baidu
输 出
控制端功能
RI 为0时，使Ya--Yg=0，全灭 RBI 为0且A ～A ＝0时，使Ya-Yg=0，全灭 3 0
RBI和RBO配合使用，可使多位数字显示时的最高位 及小数点后最低位的0不显示
0
0 5
6 7 9
9 0
0 0
7
LS48
RBI RBO RBI RBO RBI RBO RBI RBORBI RBO RBI RBO RBI RBO RBI RBO RBI RBO RBI RBO “1” “1”
继续
显示译码器74LS48与数码管的连接
Ya Yb Yc Yd Ye Yf Yg
CC14547 BI D C B A
允 许 数 码 显 示
BI 4 线相应端口输出 -7 段译码器/ 有效电平 1，使显 驱动器 CC14547 示相应数字。 的逻辑功能示意图
a f g b c
继续
集成显示译码器74LS48
灭灯输入／灭零输出
灭零输入 灯测试输入
继续
CT74LS138 输出低电平有效， Yi mi ，i = 0 ~ 7 因此，将 Y 函数式变换为 Y m1 m3 m5 m6 m7
Y1 Y3 Y5 Y6 Y7
采用 5 输入与非门，其输入取自 Y1、Y3、Y5、Y6 和 Y7 。 (4)画连线图
Y
&
（1）先将逻辑函数化为最小项之和的标准与或式；
Z1 ABC ABC ABC ABC m3 m4 m5 m6 Z 2 ABC ABC ABC m1 m3 m7 Z 3 ABC ABC ABC m2 m3 m5 Z 4 ABC ABC ABC ABC m0 m2 m4 m7
a b
c d e f g
74HC4511
D3 D2 D1 D0
74HC4511
LE BL LT
e
集成显示译码器CC14547
Ya Yb Yc Yd Ye Yf Yg 译码驱动输出端， 高电平有效。
CC14547 BI D C B A 8421 码输入端
消隐控制端， 低电平有效。
BI 4 线 – 7 段译码器/ 驱动器 CC14547 的逻辑功能示意图
自己看p103例 3.3.3
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
CT74LS138 A0 A1 A2 C B A
STA
1 STB STC
继续
练： 已知某组合逻辑电路的真 值表，试用译码器和门电路 设计该逻辑电路。
输 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1
真值表
Y 8 Y 9 Y 10 Y 11 Y 12 Y 13 Y 14 Y 15
Y 0 Y1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
74HC138(2)高位 A0 A1 A2 E 1 E 2 E3
A0 A1 A2
①输出的问题： ②输入的问题：
A3
A3 A2 A1 A0 芯片工作情况
… …
0 1
1
…
（3）确定函数输入变量与译码器输入端的对应关系，画连线图
A0 C A1 B A A2 E1 E2 1 E3
Y0
Y1 Y2 Y3 Y4 Y5 Y6 Y7
&
Z1 Z2
Z3
74HC138
&
& &
Z4
（3）确定函数输入变量与译码器输入端的对应关系，画连线图
A0 C A1 B A A2 E1 E2 1 E3
（2）将逻辑函数化为标准的与非-与非表达式：
Z 1 m 3 m4 m5 m6 m 3 m4 m5 m6
Z 2 m1 m3 m7 m1 m3 m7
Z 3 m 2 m 3 m5 m 2 m 3 m5
Z 4 m0 m 2 m4 m7 m 0 m 2 m 4 m 7
g
七段数码显示器显示数字的情况：
0 9
0 1 2 3 4
a
1 0 1
b
1 1 1
c
1 1 0
d
1 0 1
e
1 0 1
f
1 0 0
g
0 0 1
a f e d
共阴数码管
1
0 1
1
1 0
1
1 1
1
0 1
0
0 0
0
1 1
1
1 1
g
b c
5
6 7 8 9
0 1 1 1
0 1 1 1
1 1 1 1
1 0 1 0
BCD码 输 入 信 号
＋5V
电源＋5V
A3 A2 A1 A0 LT RI RBI Vcc Ya Yb Yc Yd Ye Yf Yg
a
f g d b c
74LS48
e
GND
继续
译码器的应用－－ 1. 级联(扩展)
用2片74HC138级联扩展成4线 -16线译码器。
Y 0 Y1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
连完之后可再检查确认
… … …
1 1 1
1 0
… …
1 1 0 0
0
0
0
0
138(1)译码 138(2)禁止 138(1)禁止 138(2)译码
译码器的应用－－2.用译码器实现组合逻辑函数
原理： 二进制译码器输出能提供 输入变量的全部最小项的反函数 输出信号：
Y i mi
•任何组合逻辑函数都可以表示成为最小项之和的标准形式。
1 0 1 0
1 0 1 1
1 0 1 1
2、集成显示译码器74HC4511（BCD七段显示译码器）
（1）外引线排列图
（2）逻辑符号 16 15
输入 控 制 端
D1
1
D2 2
LT BL LE D3 输入 D0
3 4 5 6 7 8
14 13 12 11 10 9
VSS
VDD 输 f 出： g 接 a 数 码 b 显 c 示 d 器
译码 器
mi
与非 门
组合逻辑 函数
设计步骤：
待设计的逻 (ⅰ)选择集成二进制译码器。 辑函数的 变量数目 (ⅱ)将逻辑函数变换成标准的与非表达式。 (ⅲ)确定输入变量与译码器输入端的对应关系，画连线图。 Y 0 Y1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 如果译码器的输入代码位数为n， 则用译码器和与非门可以实现 任意的m（ mn）变量组合逻 辑函数。 74HC138