EDA课程设计

等级:湖南工程学院

课程设计

课程名称EDA技术

课题名称基于FPGA的汉字点阵显示控制器

专业电子科学与技术

班级1202班

学号201201180206

姓名尹尚风

指导教师郭照南

2014年12月20日

湖南工程学院

课程设计任务书

课程名称EDA技术

课题基于FPGA的汉字点阵显示控制器

专业班级电子科学与技术1202班

学生姓名尹尚风

学号201201180206

指导老师郭照南

审批

任务书下达日期2014年12月8日任务完成日期2014年12月19日

设计内容与设计要求

设计内容：

用FPGA为核心器件,用VHDL为设计手段设计制作一个能在LED 点阵显示屏上显示汉字字符的显示屏控制系统。具体设计要求如下：

1、以16行x16列的单色点阵屏为模板，在16*16点阵块上实现汉字显示。方法是将所需要显示的汉字用汉字提取软件来将汉字生成数据，将这些数据存入FPGA的ROM中，然后由系统提供的时钟源引入时钟信号，产生行扫描和列扫描的时序，将FPGA的ROM中的数据读出送到点阵块上显示出来。

2、显示屏能显示1组特定的汉字句子（如“课程设计”），显示的字符信息存放在事先编程存在的存储器中。

3、字符显示模式采用左移或右移滚屏显示，通过按键切换显示模式；显示屏显示的字符亮度适中，应无闪烁。

4、更多功能扩展。

要求采用分层次描述方式，且用图形输入和文本输入混合方式建立描述文件。

设计要求：

1、设计思路清晰，给出整体设计框图；

2、用VHDL设计各单元电路，完成其功能仿真和编译并生成低

层模块；

3、在QuartusⅡ中完成顶层设计并编译通过；

4、在QuartusⅡ中完成设计下载并调试电路

5、写出设计报告；

主要设计条件

1、提供EDA设计环境和EDA软件QuartusⅡ；

2、提供EDA实验箱和CPLD下载装置；

说明书格式

1封面

2课程设计任务书

3目录

4系统总体方案设计

5系统硬件设计

6软件设计（包括流程图）

7系统的安装调试说明

8总结

9参考文献

10附录

11课程设计成绩评分表。

进度安排

第一周：星期一上午安排任务、讲课

星期一下午至星期五查资料、设计

第二周：星期一至星期二设计输入和设计仿真〈四楼EDA室〉星期三低层编译和设计下载〈四楼EDA室〉

星期四调试电路、写总结报告

星期五答辩

参考文献

《EDA技术实用教程》第四版潘松主编

《电子技术与EDA技术课程设计指导》郭照南主编中南大学出版社

《电子线路设计、实验、测试》谢自美主编华中理工出版社

目录

第一章系统总体方案设计 (6)

1.1设计原理 (6)

第二章硬件设计 (6)

2.1方案设计 (6)

2.2LED的显示原理 (6)

2.3FPGA的原理和特点 (6)

第三章软件设计 (7)

3.116进制计数器 (7)

3.232进制计数器 (8)

3.3行显示驱动设计 (9)

3.4总设计原理图 (12)

3.5设计流程图 (13)

第四章系统的安装调试说明 (14)

第五章总结 (15)

参考文献 (15)

第一章系统总体方案设计

1.1设计原理

（1）输出预定义“课程设计”4个汉字；

（2）输出汉字循环显示；

（3）操作方便、可维护性高；

（4）程序简捷，便于修改。

每次显示一个汉字，一秒钟后刷新显示第二汉字，一秒钟后刷新显示第三汉字，依次刷新显示“课程……”。循环显示以上汉字

第二章硬件设计

2.1方案设计

16×16扫描LED点阵只要其对应的X、Y轴顺向偏压，即可使LED发亮。例如如果想使左上角LED点亮，则Y0=1，X0=0即可。应用时限流电阻可以放在X轴或Y轴。它有16个共阴极输出端口，每个共阴极对应有16个LED 显示灯。本实验就是要通过CPLD芯片产生读时序，将字形从寄存器中读出，然后产生写时序，写入16×16的点阵，使其扫描显示输出。为了显示整个汉字，首先分布好汉字的排列，以列给出汉字信息（从16个Y轴线输入字模信息）；然后以一定的频率扫描逐个点亮每一行（行扫描），即每行逐一加高电平，根据人眼的视觉残留特性，使之形成整个汉字的显示。

LED点阵每个点都有一个红色的发光二极管。点阵内的二极管间的连接都是行共阳，列共阴（要点亮的二极管给出低电平字模信息）。本实验采用共阴，当二极管的共阳极为高电平，共阴极为低电平时，所接点发光；反之处于截止状态，不放光。本实验采取行扫描方式，用列给文字信息，利用周期为1s的脉冲来控制所显示的字。

2.2LED的显示原理

16×16扫描LED点阵的工作原理同8位扫描数码管类似。它有16个共阴极输出端口,每个共阴极对应有16个LED显示灯，所以其扫描译码地址需4位信号线（SEL0-SEL3），其汉字扫描码由16位段地址（0-15）输入。然后通过时钟的每列扫描显示完整汉字。

2.3FPGA的原理和特点

FPGA通常被认为是ASIC实现的一种替代手段.一般ASIC包括三种,

既全定制、半定制(含标准单元和门阵列)以及可编程器件。对于前两种,需要支付不可重复使用的工程费用NRE(Non recurring Engineering),主要用于芯片的流片、中测、分析的工程开销,一次费用一般在1万至数万美元以上。如果一次不成功、返工、甚至多次返工,NRE费用将要上升。成本高、风险大,而通常对每个ASIC品种的需求量往往不大,NRE费用分摊到每个产品上价太高,用户无法接受。而对于可编程器件PLD (Programmable Logic Device)正是可以解决上述问题的新型ASIC,PLD以其操作灵活、使用方便、开发迅速、投资风险小等突出优点,特别适合于产品开发初期、科研样品研制或小批量的产品.FPGA是一种新型的PLD,其除了具有PLD的优点外,其规模比一般的PLD的规模大。

FPGA的主要特点是:寄存器数目多,采用查找表计数,适合时序逻辑设计。但是互连复杂,由于互连采用开关矩阵,因而使得延时估计往往不十分准确。

FPGA也有其自身的局限性,其一就是器件规模的限制,其二就是单元延迟比较大。所以,在设计者选定某一FPGA器件后,要求设计者对器件的结构、性能作深入的了解,在体系结构设计时,就必须考虑到器件本身的结构及性能,尽可能使设计的结构满足器件本身的要求.这样就增加了设计的难度。离开对FPGA结构的详细了解,设计人员就不可能优化设计。因而设计人员必须了解FPGA器件的特性和限制,熟悉FPGA的结构。在了解FPGA结构特点的基础上,就可以利用VHDL语言描写出高效的电路描述实现性能优化的电路。

本次设计使用的FPGA芯片为Cyclone EP1C3T144C8

第三章软件设计

3.116进制计数器

COUNT16.vhd是16进制的计数器，其输出端控制行和列驱动控制器的输出数据；其描述如下：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY COUNT16IS

PORT(CLK:IN STD_LOGIC;

QOUT:OUT STD_LOGIC_VECTOR(3DOWNTO0));

END ENTITY COUNT16;

ARCHITECTURE BEHV OF COUNT16IS

SIGNAL CQI:STD_LOGIC_VECTOR(3DOWNTO0);

BEGIN