allegro - place room - 按room布局元件
allegro
allegro 格点设置，格点设置详解allegro 格点设置，格点设置详解by---博励pcb培训在PCB设计过程中，合理的设置格点对PCB设计有很⼤帮助。
根据不同设计阶段，可选择不同的格点。
⾸先，我们讨论布局阶段。
在布局阶段，我们可以选择⽐较⼤的格点，这样有利于器件的对齐和美观。
当然⼤器件最好选择⼤⼀点的格点，⼩器件选择⼩⼀点的格点。
在布局阶段，我们⼀般选择25mil的格点进⾏布局，在抓取器件的时候，可以选择按器件的中⼼点抓取，这样摆放出来的器件会很美观。
其次，在布线阶段，⼀般我们选择⽐较⼩的格点，这也是相对⽽⾔的。
在⾼速PCB设计中，我们⼀般要求线间距要满⾜3W的要求。
这样两根⾛线之间的距离需要满⾜两倍线宽的距离。
举个例⼦，在PCB中的某个内层，我们⾛线是5mil，那么我们可以设置5mil的格点，在线与线之间查看格点数，就知道是否满⾜3w原则。
同理，可根据线宽设置不同的格点。
但是，最好不要设置1mil的格点，这样对你调节⾛线很不⽅便。
以上对格点进⾏了说明，当然，还要根据实际情况灵活把握，根据不同情况，选择适合⾃⼰的格点。
那么，在allegro中，如何对格点进⾏设置呢？⾸先，我们必须了解格点的偏移量。
这⼉的偏移量我们可以理解为⼀个中⼼点，allegro中格点是根据该点向四周发散。
下⾯介绍allegro中格点的详细设置：1、⾸先打开格点设置窗⼝，选择菜单来 setup —> grids ，或直接在命令栏输⼊ “define grid”命令，弹出以下对话框：Allegro 格点设置1.png (24.95 KB, 下载次数: 0)下载附件2014-8-20 14:14 上传图1 格点设置窗⼝Grids On：格点显⽰开关，打开该选项，会在PCB中显⽰出格点，如下图：Allegro 格点设置2.png (10.95 KB, 下载次数: 0)下载附件2014-8-20 14:14 上传图2 格点开关效果区别Non-Etch：对⾮⾛线层内的格点设置，⽐如丝印层、阻焊层、钻孔层All-Etch：对⾛线层格点的设置，⽐如表底层、内层Top：对表层进⾏设置，此后的所有层都单独列出，本例⼦中因为只有两层，所有只显⽰了Top和Bottom。
allegro布局放置模式placement mode
allegro从16.2版本开始支持placement mode，在该模式下，类似的模块可不用重复布局布线，布完第一个后，后面几个只要使用place replace apply就可以直接形成和第一个一样的走线和布局。
以下说明中以
步骤如下：
1.在原理图concepthdl中，作为模板的原理图部分和reuse的原理图部分中所采用的元器件是完全一致的，元器件之间的互联也是一致的，不一致的仅仅元器件的标识和互联net的标识
2.首先在setup-application mode中选中placement mode
3.在allegro中将模板部分的元器件框住，如下图
4.右键选择 place replicate creat，注意这时候提示栏的显示，如下图
按照提示可以发现，目前是把元器件用红色高亮了，但是走线还没有高亮。
按照提示框住所需要replicate 的走线，框完后如下图
5.按照command栏的提示，右键-》done
6.按照command栏的提示，选择参考原点。
选择后弹出提示框要求保存该reuse模块为mdd文件,将其保存为mvb.mdd
7.将被replicate的器件集中起来，只要放在一起方便等下框住就好，别的没要求。
如下图
8。
左键框住所有待replicate的元器件，右键选择place replicate reuse,选择刚才保存的mvb.
9.放置后如下图，刚才框住的器件，其布局布线都自动完成，如下图。
allegro-PLACEMENT
4. placement:摆放零件
1．自动放置零件
执行命令Placement/quickplace,如下图所示
点击Place,放置元件，放完元件后可见到下图标示，表示完成：
需要注意的是：Edge框内表示：在OUTLINE之上下左右放置元件；Side框内表示：元件将要放在TOP或BOT层；Place by part number表示：按照选择相关整体的名称来放置；Place by net name表示：按照NET名称放置；一般建议使用Place by components放置所有元件。
2．手动放置零件
执行命令Placement/manually,以鼠标左键按一下的Advanced Settings Tab，勾选Display definitions from 的Library选项，如下图所
示：
对于一些特殊的元件，如放置Drill(NPTH孔)、光学测点（Mark）、日期标签章……等，都可以使用此命令。
需要注意的是放置光学测点位于对角线上，其用途主要是工厂在组装SMD 型电子零件于电路板
上的过程中，用来定位SMD 零件，通当在电路板上至少要放置3 个视觉定位零件，并在电路板上有呈现对角的情形，并且是要放置于靠近板边之处。
以鼠标左键按一下的Placement List Tab，以鼠标左键按一下在Package symbols 左边的+号，藉以展开Package symbols 的列表，然后勾选LED19-215零件，此时在Quickview 中可看到此零件的外形，如下图所示。
allegro
Allegro16.2 学习总结一．导网表：1.确保原理图的PCB footprint里的内容跟封装库里的完全一致，方便调用2.原理图中除了Type是Power以外，Passive的net是不可以有重复的，如下图所示，不然导网表的时候会报错图1. 1图1.2 3.原理图中的器件必须要有Name及Number，不然导网表同样会fail ，话不多说，上图。
图1.34.导网表。
如下图点确定，没有报错，则生成网表成功二.建立焊盘：Allegro的封装必须先建立相对应的PAD.2.1插播一下PAD的基本知识：一个物理焊盘包含三个pad，即：Regular Pad：正规焊盘，在正片中看到的焊盘，也是通孔焊盘的基本焊盘。
Thermal Relief：热风焊盘，也叫花焊盘，在负片中有效。
用于在负片中焊盘与敷铜的接连方式。
Anti Pad：隔离焊盘，也是在负片中有效，用于在负片中焊盘与敷铜的隔离。
SOLDEMASK：阻焊层，使铜皮裸露出来，需要焊接的地方。
PASTEMASK：钢网开窗大小。
表贴元件封装的焊盘名层面尺寸的选取：1．BEGINLAYERRegular Pad：根据器件的数据手册提供的焊盘大小或者自测得的器件引脚尺寸来定。
Thermal Relief：通常比Regular Pad 大20mil，如果Regular Pad 的尺寸小于40mil，根据需要适当减小。
Anti Pad：通常比Regular Pad 大20mil，如果Regular Pad 的尺寸小于40mil，根据需要适当减小2． SOLDEMASK：通常比Regular Pad 大4mil(0.1mm)。
3． PASTEMASK：与SOLDEMASK 一样。
直插元件封装焊盘各层面尺寸的选取：1． BEGINLAYERRegular Pad：根据器件的数据手册提供的焊盘大小或者自测得的器件引脚尺寸来定。
Thermal Relief：通常比Regular Pad 大20mil。
Allegro布局小结
一、Allegro与OrCAD如何交互布局
2.place-Quickplace布局选用place by room布局。
三、Allegro按页布局
分页布局：在cap选择allow user defined property，前提确保allegro.dfg文件中要加入page=yes。截图如下：
三、Allegro元件结构相同布局
然后有新转法转netlist,在Allegro中用shape添加Room区域,层面BOARD GEOMETRY/TOP_ROOM,shap fill选用Unfilled然后用Add text选相同层面定义Room的名称(就是capture中定义的那个),先点击Room shape外框,然后随便点击空区域写Room名字.
ORCAD里设置，打开options/preferences...，在Miscellaneous条目下，勾选intertool communication下的Enable Intertool Communication
二、Allegro Room布局
1.Capture定义零件的property选Cadence-Allegro就会有Room,填如room名称;
allegro 操作技巧和总结
allegro 操作技巧和总结Allegro是一款广泛使用的电子设计自动化软件，主要用于PCB设计。
以下是一些Allegro操作技巧和总结：1. 布局技巧：摆放元件时，可以使用Edit菜单中的move、mirror或rotate命令。
设置各层颜色，例如top层为粉色，bottom层为蓝色，有助于区分正反面。
当大电容和小电容同时对一点滤波时，应将小电容拉出的线连接到器件管脚，以靠近管脚的方式放置小电容。
2. 查看线宽和线长：使用Display菜单中的Element功能，并勾选Cline Segs选项，然后点击连线，即可在弹出的信息框中查看线宽和线长信息。
3. 显示过孔焊盘轮廓：在Setup菜单中选择DesignParameters，然后在Display菜单栏中勾选Display planted holes选项。
4. 使用CRTL键：在执行逐个多选指令如Hilight-Temp Group时，按CRTL键可实现反向选择的功能；执行逐个多选指令如Dehilight-Temp Group时，按CRTL键可实现取消选择的功能。
5. 更新封装：完成封装修改后，在Palce-Update Symbols中选择要更新的封装，并确保勾选Update Symbol Padstacks和Ignore FIXED property选项。
6. 设置约束规则：在Setup-Constrains-Set Standard Values中设置线宽和线间距，间距主要包括pin to pin、line to pin、line to line等。
主要使用spacing rule set和physical rule set。
7. 设置Hilight的显示方式：在Setup-User Preferences-Display中勾选Display_Nohilitefont，则以实线显示Hilight，反之则以虚线显示。
8. 设置Differential Pair属性：先设定对net的Differential Pair property，然后在Constraints System控制面板中选择Spacing Rule Nets栏的Attach Property Nets，并在Allegro窗口Control Panel的Find by Name下选择Property，选取相应Property，再对其套用Spacing Rule即可。
Allegro学习总结0523
1、Allegro软件快捷键自定义功能非常好用，例如：通过输入命令：alias F zoom in就表示定义F键功能是zoom in，个人感觉要比PADS使用起来方便。
用这种方法创建的快捷键是不能保存的，可以在创建时同时录制脚本，以脚本方式保存快捷键。
2、Allegro的脚本录制功能根PADS宏命令功能很相似。
3、Allegro的热焊盘定义：如果平面层采用负平面，定义热焊盘时必须定义Thermal Relief 和Antipad层。
创建焊盘过程与xpeditional创建焊盘过程难易程度差不多。
4、Allegro使用坐标命令绘制电路板板框方法实现起来比较方笔(在输出窗口中输入坐标值)5、Allegro的约束管理器功能和使用方法根xpeditional极为相似。
6、Allegro中具有按照区域摆放元件功能：为便于区分模拟、数字电路，精确定位元件布局，可将电路板划分为若干个区域，Allegro将这些区域称为Room。
创建好Room区域后，为每个器件分配这些区域，使用快速放置方式，把元件按照Roo区域来进行放置，可以准确、快速、高效的进行器件的放置，而PADS软件没有该功能（PADS可以安装REFDES参考位号顺序进行放置元件）。
7、Allegro的区域规则很好但是PADS没有区域规则，Xpedition具有区域规则功能。
8、Allegro中元件的对齐是参照鼠标放置在哪个元件上，就依据该元件为基准进行对齐，然而PADS软件是依据鼠标最后选择的元件为基准进行对齐。
9、Allegro中可以删除走线中的一小段、也可以实现移动走线中的一小段线，PADS软件中没有该功能。
10、Allegro学习中布线章节内容：1、设置布线格点2、添加连接线3、布线命令下的Option 控制面板设置4、添加过孔和过孔的选择5、设置盲埋孔6、Bubble布线方式7、Working layer Mode 8、走线基本操作—Slide/Delay Tune/Custom Smooth/Delete/Cut option 9、布线扇出10、群组布线11、自动布线12、Differential pairs 13、设置查分规则14、查分约束说明1—7 15、布线优化Gloss 16、Via Eliminate/line smoothing/centering lines/improve line entry/line fattening/converting corners/11、Allegro可以对指定区域内的元件进行命名，PADS软件没有该功能。
Allegro操作说明（中文）Word文档
Allegro操作说明（中⽂）Word⽂档26、⾮电⽓引脚零件的制作1、建圆形钻孔：（1）、parameter：没有电器属性（non-plated）（2）、layer：只需要设置顶层和底层的regular pad，中间层以及阻焊层和加焊层都是null。
注意：regular pad要⽐drill hole⼤⼀点27、Allegro建⽴电路板板框步骤：1、设置绘图区参数，包括单位，⼤⼩。
2、定义outline区域3、定义route keepin区域（可使⽤Z-copy操作）4、定义package keepin区域5、添加定位孔28、Allegro定义层叠结构对于最简单的四层板，只需要添加电源层和底层，步骤如下：1、Setup –> cross-section2、添加层，电源层和地层都要设置为plane，同时还要在电⽓层之间加⼊电介质，⼀般为FR-43、指定电源层和地层都为负⽚（negtive）4、设置完成可以再Visibility看到多出了两层：GND和POWER5、铺铜（可以放到布局后再做）6、z-copy –> find⾯板选shape（因为铺铜是shape）–> option⾯板的copy to class/subclass选择ETCH/GND（注意选择create dynamic shape）完成GND层覆铜7、相同的⽅法完成POWER层覆铜Allegro⽣成⽹表1、重新⽣成索引编号：tools –> annotate2、DRC检查：tools –> Design Rules Check，查看session log。
3、⽣成⽹表：tools –> create netlist，产⽣的⽹表会保存到allegro⽂件夹，可以看⼀下session log内容。
29、Allegro导⼊⽹表1、file –> import –> logic –> design entry CIS（这⾥有⼀些选项可以设置导⼊⽹表对当前设计的影响）2、选择⽹表路径，在allegro⽂件夹。
Allegro应用-摆放器件
1.导入器件是一个必须的过程，在网表导入无误时，放器件的过程如下图所示:
在弹出的对话框中，设置好相关的参数后，点击Place，注意查看，要保证所有器件全部放进来；
2.手动添加一个原理图纸上没有的器件，（来着互联网）
先选择setup -> User References ，在logic里勾选logic edit enabled。
请记住这个选项。
然后选主菜单Logic -> Part Logic，出现的是现有PCB上的part list表（下图），在Part Modification Area中输入你要添加的元件各属性值，图中我添加了一个0805电容C285。
然后点ADD后OK，
接着去place中把刚才添加的元件摆放到PCB中，方法和导网表时操作一样
给零件PIN加上NET：工具栏--》Logic-->Net Logic--》在Options的Net 处输入要给零件PIN的信号--》在Pin处输入零件Pin的名称及Pin码，如R12.1
也可以点击PCB板上现有的net&net pin，接着点击新增零件的Pin。
注意：原理图回注不能回注新增的零件，只能回注Ref Def等等。
见下图：
Edited by Kevin 如有不当，欢迎指正，交流方式：2889300863@。
Allegro指令介绍
Key Points and Back annotation
某些零件不编号 Edit – Property – Hard_Location 某些零件特別编号 Edit – Property – Auto Rename 一定要回编至Capture Capture
→Routing Automatic Routing
Allegro 會執行 Auto Route
Unconnected Pins
Tools – Reports – Unconnected pins 这个报表表示加以查核在布线 完毕之后是否还有未布完的线 可以存成 File 可以直接 Show 在屏幕上
全线删除 请在 Find 下先选 All Off在勾选Clines 线段删除 请在 Find 下先选 All Off再勾选Cline Segs 两点间线段刪除 Edit – Delete 按 鼠标 右鍵下的 Cut 点选要刪除的线段的第一点(线段变亮) 再点第二点
Using the SPECCTRA Autorouter 執行Route
Creating a Negative Copper Area
内层负片覆铜 shape→ polygon 画内层铺铜范围 Shape select→ Assign net 给铜箔赋予信号名
內層切割(半Auto) Auto)
Add – Line Options中的class改成Anti Etch 先将Options中的class改回Etch Edit – Split Plane – Create 将点亮中的铜箔给予适当的信号名称
Renaming Reference Designators
零件重新编号的目的: 测试.除错.修改.组装以及维护上更加方便 组装以及维护上更加方便 要注意: Rename的动作最后执行
ALLEGRO布局教程，布局模块复用
ALLEGRO布局教程，布局模块复⽤
1、打开allegro软件，⾸先将其中⼀个电源模块布局，然后点击蓝⾊箭头的placementedit。
2、因为我们现在要对元器件进⾏操作，所以要在allegro的find⾯板选择symbols，对已布局完成的电源模块进⾏框选，然后右键选择 Place replicate create，这⾥需要注意的是要将⿏标放在器件上然后右击，不然是⽆法显⽰Place replicate create的。
3、我们再右键执⾏done命令，在空⽩的地⽅左键单击⼀下，弹出如下界⾯，设置⼀个的⽂件名，我先设个“0606.mdd”保存，我们的模块复⽤⽂件就⽣成了。
4、接下来就将是最后的步骤了，将⽣成的.mmd⽂件赋予到另⼀个相同结构的电源模块上，先是框选该部分⽂件，然后右键（⿏标放器件上），选择Place replicate apply，再选择0606，即前⾯⽣成的⽂件。
5、模块复⽤完成。
(完整word版)Cadence allegro菜单解释
Cadence allegro菜单解释-—file已有 320 次阅读 2009—8-16 19:17 ｜个人分类：工作｜关键词：Cadence allegro file 菜单解释每一款软件几乎都有File菜单,接下来详细解释一下allegro与其他软件不同的菜单。
new新建PCB文件，点new菜单进入对话框后,drawing type里面包含有9个选项,一般我们如果设计PCB就选择默认第一个board即可。
如果我们要建封装库选package symbol即可，其他7个选项一般很少用，大家可以理解字面意思就可以知道什么意思了。
open打开你所要设计的 PCB文件，或者封装库文件。
recent designs打开你所设计的PCB文件，一般是指近期所设计的或者打开过的PCB文件。
save保存save as另存为，重命名。
importimport 菜单包含许多项,下面详细解释一下我们经常用到的命令。
logic 导入网表，详细介绍在allegro基础教程连载已经有介绍，在此不再详细介绍。
artwork 导入从其他PCB文件导出的。
art的文件。
一般很少用词命令。
命令IPF和stream 很少用，略。
DXF 导入结构要素图或者其他DXF的文件。
导入方法如下：点import/DXF后,在弹出的对话框选择，在DXF file里选择你要导入的DXF的路径，DXF units 选择MM，然后勾选use default text table和incremental addition，其他默认即可.再点edit/view layers弹出对话框，勾选select all,DXF layer filter选择all,即为导入所有层的信息，然后在下面的class里选择board geometry，subclass选择assembly_notes，因为一般导入结构要素图都是导入这一层，然后点ok，进入了点import/DXF后弹出的对话框,然后点import即可将结构要素图导入.IDF IFF Router PCAD 这四个命令也很少用,略。
allegro16.2 元器件布局 免费下载
Cadence_SPB16.2入门教程——元器件布局元器件布局3.1 建立电路板(PCB)打开程序->Cadence SPB 16.2->PCB Editor，选择File->New，弹出新建设计对话框，如图3.1所示。
图3.1 新建设计对话框点击Browse按钮，弹出文件对话框，在图标列表内选择保存的路径，输入文件名，最好单独保存在一个文件夹里，如图3.2 所示。
图3.2 选择文件保存路径单击打开关闭文件对话框。
回到New Drawing对话框，单击OK退出。
如果想使用向导来建立电路板，则在New Drawing对话框中选择Board(wizard)，如图3.3所示。
图3.3 使用向导方式生成电路板选择Board(wizard)点击OK后就会出来一个向导对话框，按照提示一步一步设置好直到完成即可。
3.2 导入网络表打开程序->Cadence SPB 16.2->PCB Editor，打开3.1节用手工建立好的电路板test.brd。
选择菜单File->Import->Logic，如图3.4所示。
图3.4 导入网络表弹出Import Logic对话框。
如图3.5所示。
在Import logic type组合框内选择网络表输出的类型，因为原理图是用Orcad Capture设计的，所以选择Design entry CIS(Capture)。
Place changed component组合框用来选择导入新的网络表后是否更新PCB中的元件封装。
·Always：总是更新；·Never：从不更新；·If same symbol：一样的时候不更新。
·Allow etch removal during ECO：新导入网络表后，allegro将网络关系改变了的管脚上的多余走线删除。
·Ignore FIXED property：当满足替换条件或者其它更改删除时是否忽略有FIXED属性的元件、走线、网络等等。
allegro按页摆放零件
Allegro按页摆放零件
为了提高layout的布局效率，请工程师在第一版原理图中按以下方法设置按页摆放零件的属性，方便在layout能进行分页布局
原理图工具为OrCad Capture CIS
PCB工具为allegro 15.7
1、打开原理图设计
打开原理图分别选中单页原理图
在弹出的list里用shift选中所有该页的reference，按住Ctrl E，打开Browse Spreadsheet,打开对话框后点NEW,具体填写入下图，OK后会在最后一栏增加新的PAGE属性，
依次将所有原理图单页按照该方式增加新的page属性，保存。
注意：设计中经常会有同一颗零件有很多PART，并且不在同一页面，比如常用的cpu，此时要将所有相同零件的不同part属性改为同一page属性，
例如第二页中的U38A,与第三页中的U38B，同为U38，需要将两个page属性改为相同，若多个part都改为相同page即可。
2、将所有page属性加完后，可以开始导网表
打开根目录，选中整个工程.dsn,选中create netlist
按照下图设置，在打开的allegro.cfg中添加PAGE=YES
在netlist files中选择网表的存放路径，按照图上要求勾选相应选项，确定即可。
若工程师需要打开allegro查看可以勾选
，打开pcb查看。
3、在allegro中导入网表，
导入网表前，现在PCB中加入outline图中为黄色框（一般由机构提供的dxf转换），便于零件有摆放参考点。
导网表，具体如下图：
OK后开始摆放零件，按下图所示，可以将每页零件单独放置在不同区域：
摆放结果如下图：。
AllegroComponentPlacement设计
I NVENTIVE Allegro Component Placement设计主要内容：一、按ROOM属性进行Placement二、原理图器件给定属性Page进行Placement三、Allegro Editor Placement replication按ROOM属性进行Placement按ROOM布局的好处就是，可以把相关电路按功能模块分区域摆放在PCB板中。
大体上可以分三个步骤完成：第一步：在原理图中添加元件的room属性第二步：在PCB板中绘制room区域第三步：按照PCB板中给定的room区域摆放元器件1、在原理图中选定元器件右键Editor properties2、Filter by下拉选Cadence Allegro，并在ROOM栏里给定属性名称。
第二步：在PCB板中绘制room区域1、把刚才修改的ROOM属性原理图保存，并重新NET IN到PCB中。
这样可以把刚才修改的属性NET IN到新板中。
2、执行PCB中Setup →Outlines →Room Outlines第二步：在PCB板中绘制room区域3、Room Outlines的一些参数设置，按住左键绘制Outline 适当外形，然后点击OK完成。
第三步：按照PCB板中给定room区域摆放元器件1、执行PlaceQuikplace2、选Place by room下拉选对应摆放区域的名称。
3、选择元器件你要摆放到的层面。
4、点击Place，完成。
原理图器件给定属性Page进行Placement原理图器件给定属性Page布局，实际上和ROOM属性布局类似，可以是分区域或是整页布局，只是该种方法需要自己给元器件给定属性，而不是原理图自带属性。
大体上也是分三个步骤完成：第一步：在原理图中添加元件的Page属性第二步：重新Net in 时重要参数设置第三步：按照Page属性摆放元器件第一步：在原理图中添加元件的Page属性1、选中原理图里需要给定属性的元器件或页。
Allegro PCB Editor使用流程简介
本文档主要介绍Cadence的PCB设计软件Allegro PCB Editor的基本使用方法，其中封装库的建立不再赘述，参见“Cadence软件库操作管理文档”。
目录一、创建电路板 (2)1、新建电路板文件 (2)2、设置页面尺寸 (2)3、绘制电路板外框outline (3)4、电路板倒角 (4)5、添加装配孔 (5)6、添加布局/布线允许区域（可选） (7)二、网表导入和板层设置 (7)1、网表导入 (7)2、板层设置 (8)三、布局 (9)1、手动布局 (9)2、布局时对元器件的基本操作 (10)3、快速布局 (11)4、按ROOM方式布局 (12)5、布局复用 (15)四、设置约束规则 (17)1、设置走线宽度 (17)2、设置过孔类型 (18)3、间距规则设置 (19)五、布线 (20)1、设置走线格点 (20)2、添加连接线 (20)3、添加过孔 (21)4、优化走线 (21)5、删除走线 (21)六、敷铜 (22)1、设置敷铜参数 (22)2、敷铜 (23)七、PCB后处理 (25)1、检查电路板 (25)2、调整丝印文本 (27)3、导出钻孔文件 (28)4、导出光绘文件 (29)一、创建电路板1、新建电路板文件原理图成功导出网表进行PCB设计之前，首先需要根据实际情况建立电路板文件（.brd），主要是设置PCB板的外框尺寸（软件中称为outline）、安装孔等基本信息。
启动Allegro PCB Editor软件：选择“File-New”，在新建对话框中设置电路板存放路径，名称等信息：点击“OK”2、设置页面尺寸这里的页面尺寸并不是电路板的实际尺寸，而是软件界面的允许范围，根据实际电路板的大小设置合理的页面尺寸。
选择“Setup-Design Parameters”范围设置（Extents）中的Left X和Lower Y分别代表页面最坐下角的坐标，初次启动软件时，默认原点（0,0）为页面的最左下角。
Cadence allegro使用指南
PCB 设计前处理——导网表
• 封装库路径设置
PCB 设计前处理——导网表
• 封装库路径设置
PCB 设计前处理——导网表
• Capture CIS第一方网表导出/导入
PCB 设计前处理——导网表
• Capture CIS第一方网表导出/导入
PCB 设计前处理——导网表
PCB Editor 设计环境和设置——参数设置
• 搜索及My_favorites的使用
PCB Editor 设计环境和设置——参数设置
• 常用项目设置
PCB Editor 设计环境和设置——参数设置
• 库路径设置
PCB Editor 设计环境和设置——参数设置
• 颜色设置（Class和Subclass）
• 美观度
PCB布局思路
• 接口器件及结构定位
– 按引脚定位
PCB布局思路
• 接口器件及结构定位
– 按元件外框或者中线坐标来定位
PCB布局思路
• 主要芯片布局
– PCB区域高度限制
PCB布局思路
• 主要芯片布局
– 散热考虑
PCB布局思路
PCB Editor 设计环境和设置——工作界面
• Allegro SPB 选项面板
– 关闭、打开、重置选项卡
PCB Editor 设计环境和设置——参数设置
• Design Parameter
– Display选项卡
PCB Editor 设计环境和设置——参数设置
• Design Parameter
– Design选项卡
PCB Editor 设计环境和设置——参数设置
• Design Parameter
cadence添加room属性
cadence(9)添加room属性
加room属性有两种方法，一种是在PCB中设置，一种是在原理图中。
1，在PCB中。
导入网表后，在allegro页面中，选择
edit---properties编辑属性，在右侧的find选项栏下方find by name 上选symbol(or pin)，点击more，然后选中自己想要编辑的对象，点apply，在左侧弹出的下拉列表中，选room，给它命名，apply。
然后在allegro 中，画出room区域，setup ---outline---room outline,加进去后，在place--quick place,选place by room ,再place即可~
2，在原理图中。
选中功能电路的所有模块，然后编辑属性。
在上面的filter by选项中，选择cadence allegro，下面是选parts，然后找到room，给它取名赋值。
然后上面的filter by返回到current properties，就能看到room属性了。
然后重新生成网表。
回PCB中，重新导入网表。
再画出room区域，setup ---outline---room outline,在place--quick place,选place by room ,再place即可~
这个主要是比较细化时用的，我个人还是觉得全部都摆进来比较好，然后在move命令激活的情况下，在右下角输入名字来寻找元件，即可放置。
若觉得元件放完后线太多，可在display中选blank rats---all即可将它们都隐藏。
allegro-placeroom-按room布局元件
allegro-placeroom-按room布局元件大致步骤是赋给需要按Room摆放的元件以Room属性值，在电路板中创建一个Room，其值与元件Room值相同。
具体步骤如下：1.给元件赋Room属性(1).在Allegro PCB Design里设置前提是网表已经导入到Allegro中，Edit->Properties。
在此命令状态下，在右侧Find区Find by name栏选择Comp（or Pin），然后点击More，这里选择LCM模块中的U3、R19从左侧单击U3、R19如上图，然后Apply，出现如下图的对话框在左侧的属性栏里找到Room这个属性单击后，右侧就会出现属性编辑栏，输入Room的值LCM点击Apply后，在Show Properties 框里就会显示选中的元件所具有的属性和属性值。
此时点击OK关闭对话框。
此时Allegro PCB Design中元件的Room属性已经添加上了。
2..在原理图中设置打开LCM原理图纸，选中U3、R19，右键Edit Properties出现如下对话框在Filter By里选择Cadence Allegro，找到Room属性，右键Edit，添加其值为LCM。
此时room属性只是添加到了原理图中，必须重新生成网表，重新导入到Allegro中，Room属性才可以被带入到Allegro中。
3.电路板中添加Room区域Setup->Outline->Room Outline，弹出下面的对话框上面选项依次是：Room操作、Room命名（如果之前已经给元件赋Room 属性了，这里会自动填充相同的Room值）、Side ofBoard元件放置在T op 还是Bottom还是Both【选择Both在后面放置元件时，仍需要你选择】、下面的Creat/Edit Options是如何创建一个Room区域（直接画矩形，还是定义矩形大小，还是画多边形）、最右侧的是摆放规则（Hard：Room属性的元件只能摆在Room区内，Soft：可以摆在外面，inclusive：非Room属性元件也可摆在Room区，下面两项又加上Strddle 是否可以跨边界）摆放元件：Place->QuickPlace 如下图最上面选Place By Room Lcm因为LCM设置时，已经设置好元件摆在Top，所以下面直接默认Top然后点击Place，OK。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
大致步骤是赋给需要按Room摆放的元件以Room属性值，在电路板中创建一个Room，其值与元件Room值相同。
具体步骤如下：
1.给元件赋Room属性
(1).在Allegro PCB Design里设置
前提是网表已经导入到Allegro中，Edit->Properties。
在此命令状态下，在
右侧Find区
Find by name栏选择Comp（or Pin），然后点击More，这里选择LCM模
块中的U3、R19
从左侧单击U3、R19如上图，然后Apply，出现如下图的对话框
在左侧的属性栏里找到Room这个属性单击后，右侧就会出现属性编辑栏，输入Room的值LCM点击Apply后，在Show Properties框里就会显示选中的元件所具有的属性和属性值。
此时点击OK关闭对话框。
此时Allegro PCB Design中元件的Room属性已经添加上了。
2..在原理图中设置
打开LCM原理图纸，选中U3、R19，右键Edit Properties出现如下对话框
在Filter By里选择Cadence Allegro，找到Room属性，右键Edit，添加其值为LCM。
此时room属性只是添加到了原理图中，必须重新生成网表，重新导入到Allegro中，Room属性才可以被带入到Allegro中。
3.电路板中添加Room区域
Setup->Outline->Room Outline，弹出下面的对话框
上面选项依次是：Room操作、Room命名（如果之前已经给元件赋Room 属性了，这里会自动填充相同的Room值）、Side of Board元件放置在Top 还是Bottom还是Both【选择Both在后面放置元件时，仍需要你选择】、下面的Creat/Edit Options是如何创建一个Room区域（直接画矩形，还是定义矩形大小，还是画多边形）、最右侧的是摆放规则（Hard：Room属性
的元件只能摆在Room区内，Soft：可以摆在外面，inclusive：非Room属性元件也可摆在Room区，下面两项又加上Strddle 是否可以跨边界）
摆放元件：Place->QuickPlace 如下图
最上面选Place By Room Lcm
因为LCM设置时，已经设置好元件摆在Top，所以下面直接默认Top
然后点击Place，OK。
如下图
上面也说了，在添加Room区域时，Side of Board选项中如果你选择Both，在后面你按Room放置元件时，Bord Side选项是激活的，在这里你可以选择放在Top还是Bottom。