第2章-1 8086微处理器结构
合集下载
微第2章
执行3 执行
执行4 执行
执行5 执行 执行 执行6
8086
BIU
取指1 取指
取指2 取指3 取指 取指
取指4 取指
取指5 取指6 取指 取指
BUS
忙
忙
忙
忙
忙
忙
总线接口部件（BIU） 一、总线接口部件（BIU） 负责与存储器、I/O接口进行数据传输。 负责与存储器、I/O接口进行数据传输。 接口进行数据传输 指令执行部件（EU） 二、指令执行部件（EU） 负责指令的执行。 负责指令的执行。 8086的时钟周期和总线周期 三、8086的时钟周期和总线周期 1.时钟周期 1.时钟周期 指加到8086引脚CLK端二个脉冲上升沿间的宽度，它由计算机的主频决定。 指加到8086引脚CLK端二个脉冲上升沿间的宽度，它由计算机的主频决定。 8086引脚CLK端二个脉冲上升沿间的宽度 T=1/ f 如果 f= 5 MHz 四、总线周期 8086CPU经外部总线执行数据输入 输出操作的过程。 经外部总线执行数据输入/ 指8086CPU经外部总线执行数据输入/输出操作的过程。 一个总线周期至少由4个时钟周期组成。 一个总线周期至少由4个时钟周期组成。 则 T=0.2 us = 200 ms
A C
F
A C
F
C=0 时 F=A
2 8282锁存器
3 8284时钟电路
RES X1 X2 F/C EFI CSYNC RDY1 AEN1 RDY2 AEN2 ASYNC 时钟 震荡 器 1/3
D C
Q
RESEQ READY
1）/AEN1，/AEN2地址允许 ） ， 地址允许 /AEN为低电平有效信号，由外部提供，用来控制相应的总线准备好信号 为低电平有效信号， 为低电平有效信号 由外部提供， RDY1和RDY2。/AEN使RDY1生效，/AEN2使/RDY2生效。在允许处理机访 生效， 生效。 和 。 使 生效 使 生效 问两个多总线管理的系统总线时，使用两个/AEN信号。在非多主控制器系 信号。 问两个多总线管理的系统总线时，使用两个 信号 统中/AEN应接低电平。 应接低电平。 统中 应接低电平 2）RDYl，RDY2总线准备好 传输完成 总线准备好(传输完成 ） ， 总线准备好 传输完成) RDY是高电平有效信号。该信号来自系统总线上的某一个设备，由它指出 是高电平有效信号。 是高电平有效信号 该信号来自系统总线上的某一个设备， 数据是否已经 收到或数据是否已经准备好可供使用。 收到或数据是否已经准备好可供使用。 、 3）READY准备好 ， ） 准备好 READY由8284A输出，是高电平有效信号。输入信号 输出， 由 输出 是高电平有效信号。输入信号RDY-被同步后生成稳 被同步后生成稳 定的READ~z 定的 信号。在处理机要求的保持时间结束以后， 信号才被清除。 信号。在处理机要求的保持时间结束以后，READY信号才被清除。 + 信号才被清除 4）ASYNC准备好同步选择 ’ ） 准备好同步选择 /ASYNC是一个输入信号，由其来决定 是一个输入信号， 逻辑的同步方式。 是一个输入信号 由其来决定READY逻辑的同步方式。当/SYNC 逻辑的同步方式 为低电平时8284A提供 提供READY二级同步；而当 二级同步； 为高电平或不接收时， 为低电平时 提供 二级同步 而当/ASYNC为高电平或不接收时， 为高电平或不接收时 8284A提供一级同步。 提供一级同步。 提供一级同步 5） X1，X2晶体输入 ， ， ） ， 晶体输入 x1和x2是连接外接晶体的两个输入端。晶体的频率应是处理机所要求的频 是连接外接晶体的两个输入端。 和 是连接外接晶体的两个输入端 率的三倍。 率的三倍。
【教学课件】第2章 8086微处理器
控制 电路
局部总线 接口
SYSB/RESB
1
20
2
19
3
18
4
17
5
8289 16
6
15
7
14
8
13
9
12
10
11
INIT
BCLK BREQ BPRN BPRO BUSY CBRQ
总线仲裁 信号
AEN
V CC S1 S0 CLK
LOCK
CRQLCK ANYRQST
AEN CBRQ BUSY
2021/8/17
DEN CEN
INTA IORC AIOWC IOWC
2021/8/17
23
2．总线仲裁控制器8289
仲裁电路
状态
S2
信号
S1
S0
状态 译码器
多路总线 接口
控制 输入
LOCK CLK
CRQLCK
RESB ANYRQST
IOB
S2 IOB
RESB BCLK INIT BREQ BPRO BPRN
GND
数据总线
2021/8/17
S0
S1
S2
INTR R Q / G T0
R Q / G T1
8288 总线控制器
IN T A
8259A 及有关电路
控制总线 中 断 请 求
22
1．总线控制器8288
状态
S2
信号
S1
S0
状态 译码器
控制 输入
CLK
AEN CEN IOB
控制 电路
命令 信号 发生器
控制信号 发生器
2.3.1 最小模式和最大模式的概念
第二章 8086体系结构
8086微处理器概览
标志位寄存器（FR） • 16位标志位寄存器FR，共有9个
标志位。其中6个是状态标志位， 3个是控制标志位，用于反映 CPU运行过程中的某些状态特征。
标志位寄存器
3、标志寄存器FR
标志寄存器FR中共有9个标志位，可分成两类： ➢状态标志 表示运算结果的特征，它们是 CF、PF、AF、 ZF、SF和OF ➢控制标志 控制CPU的操作，它们是IF、DF和TF。
IP ：BIU要取指令的地址。
IP
三、8086CPU的管脚及功能
8086是16位CPU。它采用高性能的N— 沟道，耗尽型负载的硅栅工艺(HMOS)制 造。由于受当时制造工艺的限制，部分管 脚采用了分时复用的方式，构成了40条管 脚的双列直插式封装
1、 8086的两种工作方式
最小模式：系统中只有8086一个处理器，所有的控制信号都 是由8086CPU产生(MN/MX=1)。
最大模式：系统中可包含一个以上的处理器，比如包含协处 理器8087。在系统规模比较大的情况下，系统控 制信号不是由8086直接产生，而是通过与8086配 套的总线控制器等形成(MN/MX=0)。
三总线结构 数据线DB 地址线AB 控制线CB
微机的三总线结构
➢ 最小模式下的引脚说明
（ 1 ） AD15 ～ AD0 (Address Data Bus)：
堆栈指针用于存放栈顶的逻辑偏移地 址，隐含的逻辑段地址在SS寄存器中。
寄存器的特殊用途和隐含性质
在指令中没有明显的标出，而这些寄存器参 加操作，称之为“隐含寻址”。
具体的：在某类指令中，某些通用寄存器有指 定的特殊用法，编程时需遵循这些规定，将某些 特殊数据放在特定的寄存器中，这样才能正确的 执行这些指令。采用“隐含”的方式，能有效地 缩短指令代码的长度。
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
第二章-8086微处理器
答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析
简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容
第2章 16位微处理器
表2.2 段寄存器使用时的一些基本约定
思考题
下列CPU中属于准16位的是 A.8080 B.8086 C.8088 。 D.80386SX A.ALU，EU，BIU C.寄存器组，ALU 答案： C
思考题
8086CPU的内部结构由 组成。 B.ALU，BIU，地址加法器 D.EU，BIU
答案：D
思考题
例题
设(CS)=4232H ，(IP)=0066H，试计算物理地址。
思考题
已知物理地址为FFFF0H，且段内偏移量为 A000H，若对应的段基址放在DS中，则DS 应为 。 A.5FFFH B.F5FFH C.5FFF0H D.F5FF0H 答案：B
注意
一个存储单元的物理地址是唯一的，而逻辑 地址是可以不唯一的。 例如： 1200H:0345H12345H 1100H:1345H12345H
第2章 16位微处理器8086/8088
2.1.0 简介 2.1.1 8086/8088CPU的内部结构 2.1.2 8086/8088CPU的总线周期 2.1.3 8086/8088系统的工作模式 2.1.4 8086/8088的操作和时序 作业
2.1.0 简介
1978年，Intel推出了8086微处理器，一年多以后推出了 8088，这两种都是16位微处理器。 时钟频率为5MHz~10MHz，最快的指令执行时间为400ns。 8086有16根数据线：可以处理8位或16位数据。 有20根地址线：可寻址即1MB（220）的存储单元和 64KB（216）的I/O端口。 8088：准16位微处理器 8088的内部寄存器、运算器以及内部数据总线都是按16位设 计的，但外部数据总线只有8条，因此执行相同的程序， 8088要比8086有较多的外部存取操作而执行得较慢。 设计的主要目的：为了与Intel原有的8位外围接口芯片直接 兼容。
第二章 8086系统
通过本章的学习，应该掌握以下内容：
8086/8088微处理器的结构及指令执行的操作 过程 8086/8088微处理器的寄存器组织、存储器组 织、I/O组织、堆栈 8086/8088在最小模式下引脚功能 8086/8088微处理器在最小模式下的典型配置 8086的操作时序
第二章
8086/8088系统结构
2、物理地址和逻辑地址 8086系统中的每个存储单元在1M内存空间中的位 置可以用2个形式的地址来表示。 物理地址（实际地址、绝对地址）和逻辑地址。
物理地址：是用唯一的20位二进制数所表示的地 址，规定了1M字节存储体中某个具体单元的地址 。 CPU与存储器之间进行信息交换都需要提供的地 址，范围00000H—FFFFFH。
BP作基址寻址 SS 一般数据存取 源字符串 目的字符串 DS DS ES
5、8086存储器的分体结构 由于访问存储器的操作类型不同，BIU所使用的逻辑 地址来源也不同。 （1）存储体
15 00001 00003 00005 512KB× 8（位） 奇地址存储体 （A0=1） 512KB× 8（位） 偶地址存储体 （A0=0） 8 7 0 00000 00002 00004
数据DS、ES：存放数据和运算结果； 堆栈段SS：用来传递参数，保存数据和状态信息。
CS IP
0000
代码段
DS或ES
0000
数据段
SI、DI或BX
SS
0000 SP或BP
堆栈段 存储器
段寄存器和偏移地址寄存器组合关系
存储器分段的好处 （1）使指令系统中的大部分指令仅涉及16位偏移 地址，减少了指令长度，提高了程序的执行速度。 （2）为程序在内存中的浮动分配创造了条件。由 于程序可以浮动地装配在内存任何一个区域。这 使得多道程序和多任务程序能充分使用现有的存 储器容量。
8086/8088微处理器的结构及指令执行的操作 过程 8086/8088微处理器的寄存器组织、存储器组 织、I/O组织、堆栈 8086/8088在最小模式下引脚功能 8086/8088微处理器在最小模式下的典型配置 8086的操作时序
第二章
8086/8088系统结构
2、物理地址和逻辑地址 8086系统中的每个存储单元在1M内存空间中的位 置可以用2个形式的地址来表示。 物理地址（实际地址、绝对地址）和逻辑地址。
物理地址：是用唯一的20位二进制数所表示的地 址，规定了1M字节存储体中某个具体单元的地址 。 CPU与存储器之间进行信息交换都需要提供的地 址，范围00000H—FFFFFH。
BP作基址寻址 SS 一般数据存取 源字符串 目的字符串 DS DS ES
5、8086存储器的分体结构 由于访问存储器的操作类型不同，BIU所使用的逻辑 地址来源也不同。 （1）存储体
15 00001 00003 00005 512KB× 8（位） 奇地址存储体 （A0=1） 512KB× 8（位） 偶地址存储体 （A0=0） 8 7 0 00000 00002 00004
数据DS、ES：存放数据和运算结果； 堆栈段SS：用来传递参数，保存数据和状态信息。
CS IP
0000
代码段
DS或ES
0000
数据段
SI、DI或BX
SS
0000 SP或BP
堆栈段 存储器
段寄存器和偏移地址寄存器组合关系
存储器分段的好处 （1）使指令系统中的大部分指令仅涉及16位偏移 地址，减少了指令长度，提高了程序的执行速度。 （2）为程序在内存中的浮动分配创造了条件。由 于程序可以浮动地装配在内存任何一个区域。这 使得多道程序和多任务程序能充分使用现有的存 储器容量。
第2章 16位微处理器8086
计算机原理讲义
执行单元EU
4) 标志寄存器 FLAG
6位状态标志，3位控制标志IF、DF、TF，剩下7位保留 位状态标志， 位控制标志IF、DF、TF，剩下7 IF 15 14 13 12 11 10 9 IF 8 7 6 5 4 AF 3 2 PF 1 0 CF
OF DF
TF SF ZF
Flag） 位标志， CF（Carry Flag）进(借)位标志，加法运算最高位产生进位或减法运算 最高位产生借位， 否则置0 最高位产生借位，则CF置1，否则置0 Flag）辅助进位标志，加法运算时第3位往第4 AF（Auxiliary Carry Flag）辅助进位标志，加法运算时第3位往第4位 有进位，或减法运算时第3位往第4位有借位， AF置 否则置0 有进位，或减法运算时第3位往第4位有借位，则AF置1，否则置0 Flag）零标志, 若当前运算结果为零, ZF置1,否则置 否则置0 ZF（Zero Flag）零标志, 若当前运算结果为零, 则ZF置1,否则置0 SF（ Flag）符号标志，与运算结果最高位相同，若为负数， SF（Sign Flag）符号标志，与运算结果最高位相同，若为负数，则SF 否则置0 SF指示了当前运算结果是正还是负 置1，否则置0，SF指示了当前运算结果是正还是负 Flag）溢出标志，有符号数算术运算结果溢出， OF置 OF（Overflow Flag）溢出标志，有符号数算术运算结果溢出，则OF置1， 否则置 否则置0 PF（Parity Flag）奇偶标志，运算结果低8位所含1的个数为偶数则PF Flag）奇偶标志，运算结果低8位所含1的个数为偶数则PF 置1，否则置0 否则置 计算机原理讲义
总线接口单元（BIU） 一. 总线接口单元（BIU） 1. 具体功能
第2章8086微处理器1-2
来自忙碌忙碌忙碌
忙碌
1）CPU执行指令时总线处于空闲状态 ） 执行指令时总线处于空闲状态 2）CPU访问存储器 存取数据或指令 时要等待总线操作的完成 访问存储器(存取数据或指令 ） 访问存储器 存取数据或指令)时要等待总线操作的完成 缺点： 缺点：CPU无法全速运行 无法全速运行 解决：总线空闲时预取指令， 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到 需要指令时能立刻得到
6
结论
指令预取队列的存在使EU和 指令预取队列的存在使 和BIU两个部 两个部 分可同时进行工作， 分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求
7
8088/8086 CPU的特点
采用并行流水线工作方式 对内存空间实行分段管理： 对内存空间实行分段管理：
每段大小为16B～ 每段大小为16B～64KB 16B 用段地址和段内偏移实现对1MB空间的寻址 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址
支持多处理器系统； 支持多处理器系统； 片内没有浮点运算部件， 片内没有浮点运算部件，浮点运算由数学协处 理器8087支持（也可用软件模拟） 理器 支持（也可用软件模拟） 支持 注：80486DX以后的CPU均将数学协处理 器作为标准部件集成到CPU内部
8
二、8086CPU的内部结构
8086内部由两部分组成： 内部由两部分组成： 内部由两部分组成 执行单元（EU） 执行单元（ ） 总线接口单元（BIU） 总线接口单元（ ）
2
指令预取队列(IPQ)
指令的一般执行过程： 指令的一般执行过程： 取指令 指令译码 读取操作数 执行指令 存放结果
3
串行工作方式：
8086以前的CPU采用串行工作方式： 8086以前的CPU采用串行工作方式： 以前的CPU采用串行工作方式
忙碌
1）CPU执行指令时总线处于空闲状态 ） 执行指令时总线处于空闲状态 2）CPU访问存储器 存取数据或指令 时要等待总线操作的完成 访问存储器(存取数据或指令 ） 访问存储器 存取数据或指令)时要等待总线操作的完成 缺点： 缺点：CPU无法全速运行 无法全速运行 解决：总线空闲时预取指令， 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到 需要指令时能立刻得到
6
结论
指令预取队列的存在使EU和 指令预取队列的存在使 和BIU两个部 两个部 分可同时进行工作， 分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求
7
8088/8086 CPU的特点
采用并行流水线工作方式 对内存空间实行分段管理： 对内存空间实行分段管理：
每段大小为16B～ 每段大小为16B～64KB 16B 用段地址和段内偏移实现对1MB空间的寻址 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址
支持多处理器系统； 支持多处理器系统； 片内没有浮点运算部件， 片内没有浮点运算部件，浮点运算由数学协处 理器8087支持（也可用软件模拟） 理器 支持（也可用软件模拟） 支持 注：80486DX以后的CPU均将数学协处理 器作为标准部件集成到CPU内部
8
二、8086CPU的内部结构
8086内部由两部分组成： 内部由两部分组成： 内部由两部分组成 执行单元（EU） 执行单元（ ） 总线接口单元（BIU） 总线接口单元（ ）
2
指令预取队列(IPQ)
指令的一般执行过程： 指令的一般执行过程： 取指令 指令译码 读取操作数 执行指令 存放结果
3
串行工作方式：
8086以前的CPU采用串行工作方式： 8086以前的CPU采用串行工作方式： 以前的CPU采用串行工作方式
第2章8086CPU的原理
（2）DS：数据段段寄存器，在数据段寻址时，与BX、SI、DI 合用。 （3）SS：堆栈段段寄存器，在栈操作时，与SP合用对栈顶数据进 行存取。在对栈中数据存取时与BP合用。 （4）ES：附加数据段段寄存器，在串操作时，存放目标串，与DI 合用。也可以用来存放数据。 2 标志寄存器FLAGS FLAGS是16位寄存器，包含9个标志，标示CPU的状态和某些操 作特性。
其中：AH、AL寄存分别表示AX寄存器的高8位和低8位，如下图： 1Fh AH 50h AL AX
AH=1Fh AL=50h AX=1F50h
但AH和AL都可以作为8位的寄存器独立使用， 如 MOV BL，AH 指令执行后， BL=1Fh
其余的8位寄存器如上所述。 8086的4个数据寄存器，通常都是用来存储供CPU处理的数据或 保存结果的，但在特定的场合里，它们又有自己的特殊用途。 （1）AX、AL---累加器：在乘法、除法和符号扩展指令中，有一 个操作数预先放在累加器中；在I/O操作时，通过它CPU与接口交 换数据。累加器也是所有寄存器中执行速度最快的。
IF 中断允许标志： IF 的值决定CPU是否响应外部的可屏蔽中断。 当 IF=1 时，CPU可以响应外部的可屏蔽中断，否则相反。IF 的值 由专门的指令控制，即：STI 指令置 IF=1 CLI 指令置 IF=0 当 IF=0 时，CPU不能屏蔽非屏蔽中断和CPU内部中断。 TF 跟踪标志： TF=1 时，CPU进入单步程序执行方式，TF的控 制没有专用的指令，要通过其它方式设置。
图（3.5）8086/8088的引脚信号
最小方式 用于单个微处理器组成的系统，由8086产生系 统所需的全部控制信号。 最大方式 用于多处理器系统中，8086不直接提供控制信 号 。
第二章 8086 8088微处理器
（一）、 总线接口单元BIU
1、指令队列缓冲器 2、地址加法器和段寄存器
3、 16位的指令指针寄存器IP
IP中存放的是BIU要取的下一条指令（字 节）的偏移地址，BIU取过后，IP自动加1。 与IP相配的段寄存器是代码段寄存器CS。
扬州大学信息工程学院
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
扬州大学信息工程学院
（一）最小工作模式
在最小工作模式，8086/8088 第24～31引脚的含义： 5、M/IO存储器/输入，输出控 制信号，输出。 为1时与存储器数椐传送； 为0时输入，输出接口进 行数据传送。T1～T4有效
6、WR写信号，输出。 在总线周期的T2～T4状态 输出低电平。 7、HOLD总线保持请求信号， 输入。其它主模块要求占用总线 时通过HOLD向CPU发高电平请 求。若“允许”，CPU在T4状态 从HLDA发出高电平后，就得到 总线控制权。
扬州大学信息工程学院
第二章 8086/8088微处理器
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
从功能上，8086分为两部分：
1、 总线接口单元BIU (Bus Interface Unit)。 2、执行单元EU (Execution Unit)。 说明：这两个单元在CPU内部担负着不同的任务。 两个单元并行地工作，能使大部分取指令操作与执 行指令操作重叠的进行 （即所谓“流水线”结构）。
扬州大学信息工程学院
第一节8086/8088的微处理器结构
三、8086/8088的引脚信号和功能 （一）地址/数椐总线
AD15～AD0（复用的）
总线周期的状态 T1：输出地址； T2：浮置成高阻； T3：输入/输出数椐；
1、指令队列缓冲器 2、地址加法器和段寄存器
3、 16位的指令指针寄存器IP
IP中存放的是BIU要取的下一条指令（字 节）的偏移地址，BIU取过后，IP自动加1。 与IP相配的段寄存器是代码段寄存器CS。
扬州大学信息工程学院
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
扬州大学信息工程学院
（一）最小工作模式
在最小工作模式，8086/8088 第24～31引脚的含义： 5、M/IO存储器/输入，输出控 制信号，输出。 为1时与存储器数椐传送； 为0时输入，输出接口进 行数据传送。T1～T4有效
6、WR写信号，输出。 在总线周期的T2～T4状态 输出低电平。 7、HOLD总线保持请求信号， 输入。其它主模块要求占用总线 时通过HOLD向CPU发高电平请 求。若“允许”，CPU在T4状态 从HLDA发出高电平后，就得到 总线控制权。
扬州大学信息工程学院
第二章 8086/8088微处理器
第一节 8086/8088 微处理器的结构 一、8086/8088的内部结构
从功能上，8086分为两部分：
1、 总线接口单元BIU (Bus Interface Unit)。 2、执行单元EU (Execution Unit)。 说明：这两个单元在CPU内部担负着不同的任务。 两个单元并行地工作，能使大部分取指令操作与执 行指令操作重叠的进行 （即所谓“流水线”结构）。
扬州大学信息工程学院
第一节8086/8088的微处理器结构
三、8086/8088的引脚信号和功能 （一）地址/数椐总线
AD15～AD0（复用的）
总线周期的状态 T1：输出地址； T2：浮置成高阻； T3：输入/输出数椐；
微机原理 第2章_8086系统结构
8086 CPU的引脚及其功能
8086 CPU的两种工作模式
最小模式：用于单机系统，系统所需要的控 制信号由8086直接提供，MN/MX=1，CPU 工作于最小模式 最大模式：用于多处理机系统，系统所需的 控制信号由总线控制器8288提供， MN/MX=0，CPU工作于最大模式
8086 CPU在最小模式下的引脚定义 8088与8086的区别
通 用 寄 存 器
AX BX CX DX SP BP SI DI
8086 CPU结构框图
20位地址总线
Σ
数据 总线 16位
ALU数据总线 (16位) 暂存器
队列 总线 (8位)
CS DS SS ES IP 内部寄存器 指令队列
总线 控制 电路 8086 总线
ALU
标志寄存器
EU 控制器
1 3 4 5 6
PSW
存放状态标志、控制标志和系统标 志
PSW格式：
15 11 10
OF DF
9 IF
8
7
6
4 AF
2 PF
0 CF
TF SF ZF
状态标志
状态标志用来记录程序中运行结果的状态信息，它们根据有关指 令的运行结果由CPU自动设置，这些状态信息往往作为后续条件 转移指令的转移控制条件，包括6位： OF：溢出标志，在运算过程中，如操作数超出了机器数的表示范 围，称为溢出，OF=1，否则OF=0 SF：符号标志，记录结果的符号，结果为负SF=1，否则SF=0 ZF：零标志，运算结果为0，ZF=1，否则ZF=0 CF：进位标志，进行加法运算时从最高位产生进位，或减法运算 从最高位产生借位CF=1，否则CF=0 AF：辅助进位标志：本次运算结果，低4位向高4位产生进位或借 位，AF=1，否则AF=0 PF：奇偶标志，用来为机器中传送信息时可能产生的代码出错情 况提供检验条件，当结果操作数中低8位中1的个数为偶数时PF=1， 否则PF=0
3现代微机结构-8086及80286
理 器
器 存储器 存储器 I/O
AD15~AD0 双向
DT/R DEN
数据 锁存 器
第二节 Intel 80286
与8086的显著区别:
1. 地址线和数据线不再分时复用, 简化了硬件设计;
2. 增加了地址线的宽度, 物理地址空间增加到16M 3. 增加了新的指令, 以增强其控制能力。 4. 引入存储管理中的虚存管理机制。通过“虚地址”
结论：
采用地址流水线后, 由于地址信号的提前建立, 与非地址的流水线相比, 可以尽量减少插入Tw 等待周期。因而加快了访存速度。 (但并没有提高存储器的速度)。
四、80286的工作模式
(一) 实地址模式
系统开机复位时,自动进入实地址模式, A23~A20自 动置为0, 以 A19~A0寻址1M的存储空间。
实地址模式下的寻址过程:
段基地址
段基地址 0000
+ 20位物理地址 内存单元
偏移量
为实施“虚地址保护”所希望的寻址过
程:
应用设计 者给出的 虚地址
• 实施保护 • 实现虚地址到
物理地址
内存单元
实地址的转换
“虚地址保护” 实施的中间平台
“ 中 间 平 台 ” 的 核 心 部描述子 (Descriptor) 分描:述子的作用:
(物理地址)
左移4位
偏移量 基地址
…
15
0 15
0ห้องสมุดไป่ตู้
段寄存器
偏移量
19
0
一 个
16位基地址 0000
段
+
20位的物理地址
外部地址总线
三、8086的中断系统
(一) 中断源
1、外部中断
2.第二章 8086系统结构
总线接口部件BIU SI:（Source Index）：SI含有源地址意思,产 生有效地址或实际地址的偏移量。 总线接口部件BIU内部设 有四个16位段地址寄存器： DI:（Destination Index）：DI含有目的意思, 代码段寄存器CS、数据段寄 产生有效地址或实际地址的偏移量。 存器DS、堆栈段寄存器SS和 播 音 附加段寄存器ES，一个16位 ： 指令指针寄存器IP，一个6字 16位字利用了9位。 标志分两类： 节指令队列缓冲器，20位地 状态标志（6位）:反映刚刚完成的操作结果情况。 址加法器和总线控制电路。
志(结果低8 CLC(复位)， 位1的个数 CMC(求反)。 为偶数 PF=1) 。
15
14
13
12
11
10
9
8
3
2
1
0
OF DF IF TF
SF ZF
AF
PF
CF
DF：方向标志 .DF=1使串 操作按减地址进行,DF=0按 增地址进行。指令： CLD(复位), STD(置位).
TF：陷阱标志或单步操作标志 IF：中断允许 标志 图 2-6 8086CPU标志寄存器 目录
通用寄存器（数据寄存器） ： AX 累加器 BX 基址寄存器 CX 计数寄存器 DX 数据寄存器
SP BP SI DI
IP
地址指针和变址寄存器： SP 堆栈指针寄存器 BP 基址指针寄存器 SI 源变址寄存器 控制寄存器: DI 目的变址寄存器 IP 指令指针寄存器
FLAGS
CS DS SS ES
段寄存器: CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段寄存器
EU 总线 忙
执行1 忙
执行2 忙
第2章 8086微处理器1
例3 已知逻辑地址，指出下列存储器地址的段内偏 移量、段基址、物理地址。 1）1123H:0015H 2）1124H:0005H
一个物理地址可以对应多个逻辑地址
例如:设当前有效的代码段、数据段、堆栈段、附加段的段基址分别 为1066H、251BH、900CH、F001H，则各段在内存中的分配情况如 图2-5所示。
VCC AD15 A16/S3 A17 /S4 A18 /S5 A19 /S6 (HIGH) (SSO) MN/MX RD RQ/GT0 (HOLD) RQ/GT1 (HLDA) LOCK (WR) S2 (IO/M) S1 (DT/R) S0 (DEN) QS0 (ALE) QS1 (INTA) TEST READY RESET
六个状态标志含义如下： 1.进位标志CF或C 运算结果的最高位产生进位或借位时，则 CF=1，否则CF=0(字节操作D7、字操作D15、 双字D31) 2.奇偶标志PF 运算结果中1的个数为偶数，则PF=1，否 则PF=0 3.辅助进位标志AF 运算时当 D3 向D4 有进位或有借位时 ，则 AF=1，否则AF=0
DS：数据段寄存器 ES：附加段寄存器
数据段和附加段用来存放操作数
SS：堆栈段寄存器
堆栈段用于存放返回地址，保存寄存器内容， 传递参数
3、控制寄存器
IP：指令指针寄存器，其内容为下一条 要执行的指令的偏移地址 FLAGS：标志寄存器
状态标志：存放运算结果的特征
控制标志：控制某些特殊操作
四、存储器寻址
物理地址
8086：20根地址线，可寻址220(1MB)
个存储单元，1M字节的存储器单元编 址为00000H～FFFFFH(16进制） CPU送到AB上的20位的地址称为物理 地址
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微处理器 存储器 接口电路 外部设备 思考：对于8088/8086来说，需要多少个引脚？
2013-7-11 《微机原理与应用》赵春华 21
AB
引脚信号和功能
公共引脚 地址总线：AD0 ~ AD15、 A19/S6~A16/S3 数据总线 时钟与中断信号 就绪与等待信号 模式选择引脚 最小模式引脚 （最大模式引脚） 规则：望文生义！
《微机原理与应用》赵春华 11
2013-7-11
BIU 与 EU
总线接口部件和执行部件并不是同步工作的，
但是，两者的动作管理仍然是有原则的，体现 在下面几个方面：
①每当8086的指令队列中有2个空字节，或者 8088的指令队列中有1个空字节时，总线接口 部件就会自动把指令取到指令队列中。
2013-7-11
2013-7-11 《微机原理与应用》赵春华 8
总线接口单元BIU-20位AB 地址加法器
地址加法器和段寄存器
∑
存储器数据存储器地址 ##H FFFFFH …. ….
1M
段基址 0H
CS DS SS ES
左移4位
IP
##H
偏 移 地 址
*****H
<64K
##H … ##H
****0H … 00000H
2013-7-11
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI
INTR CLK GND 《微机原理与应用》赵春华
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
（1） AD0 ~ AD15地址数据线
T1 ：为地址线，A0~A15 单 向输出三态 T2—T4 ：为数据线双向三 态，D0 ~ D15
（2） BHE/S7 A19/S6~A16/S3地址 状态线，单向三态
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
EU控 制电路
123456
指令队列缓冲器
《微机原理与应用》赵春华 10
ALU
FLAGS
2013-7-11
执行单元EU
执行部件的功能是负责指令的执行。从内部结
构图可见它由下列几个部分组成：
4个通用寄存器：AX,BX,CX,DX; 4个专用寄存器，即基数指针寄存器BP, 堆栈指 针寄存器SP, 源变址寄存器SI, 目的变址寄存器 DI; 标志寄存器F； 算术逻辑单元ALU； 数据暂存寄存器。
标志控制寄存器
TrackF 跟踪标志位。TF= 1，使CPU处于单步执行指令 的工作方式。这种方式便于进行程序的调试。每执行一条 指令后，自动产生一次内部中断，从而使用户能逐条指令 地检查程序。 InterruptF 中断允许标志位。IF= l使CPU可以响应可屏 蔽中断请求。 IF= 0使CPU禁止响应可屏蔽中断请求，IF 的状态对不可屏蔽中断及内部中断没有影响。 DirectionF 方向标志位。DF= l 使串操作按减地址方式进 行。也就是说，从高地址开始，每操作一次地址减小一次。 DF＝0使串操作按增地址方式进行。
AX BX CX DX
SP BP SI DI
CS DS SS ES
FLAGS
IP
段寄存器 通用寄存器组
2013-7-11
《微机原理与应用》赵春华
15
通用寄存器
AH BH CH DH AL BL CL DL
AX BX CX DX
AX: accumulate BX: base CX: count DX: data
《微机原理与应用》赵春华
2
本章要学习的微处理器
8086是Intel系列的16位微处理器，它是采用
HMOS工艺技术制造的，内部包含约29000个 晶体管。 8086有16根数据线和20根地址线。因为可用 20位地址，所以可寻址的地址空间达1M字节。 8086工作时，只要一个5V电源和一相时钟， 时钟频率为4.77MHz。后来推出的8086时钟频 率高达10MHz。
《微机原理与应用》赵春华
12
BIU 与 EU
②每当执行部件准备执行一条指令时，它会从总 线接口部件的指令队列前部取出指令的代码，然 后用几个时钟周期去执行指令。
③当指令队列已满，而且执行部件对总线接口部
件又没有总线访问请求时，总线接口部件便进入
空闲状态。
2013-7-11
《微机原理与应用》赵春华
2013-7-11
《微机原理与应用》赵春华
3
本章要学习的微处理器
在推出8086微处理器的同时，Intel公司还推出
了一种准16位微处理器8088。8088的内部寄 存器、运算部件以及内部操作都是按16位设计 的，但对外的数据总线只有8条。（准16位）
2013-7-11
《微机原理与应用》赵春华
4
# 为16进制0-F中的任意值
2013-7-11 《微机原理与应用》赵春华 9
执行单元EU
20位AB
AH AL BH BL CH CL DH DL SP BP SI DI
AX BX CX DX
地址加法器
∑
16位DB
ALU16位DB
CS DS SS ES IP
总线 控制 电路
8086总线
16位DB
暂存寄存器
2．3 80X86微处理器的引脚功能
2、控制总线
（1）MN/MX工作模式信号 =0，最大工作模式 MN/MX =1，最小工作模式
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc AD15 A16/S3 A17/S4 A18/S5
（2）NMI ，不可屏蔽中断, 输入 单向 CPU不可以进行屏蔽。执行完本 条指令后控制转移到中断服务程 序。（如掉电等特殊情况）
微机原理及应用
第二章 8086/8088微处理器（1）
本章主要内容
微处理器结构 内部结构 总线接口单元 执行单元 寄存器结构 通用寄存器 段寄存器 标志寄存器 引脚信号和功能 最小/大工作模式 存储器空间
2013-7-11
典型时序分析 概 述 指 令 / 总 线 /时 钟 周 期 总线读周期 总线写周期 最大模式下的总线读/写 周期 中断响应周期 系统复位
22
1、公共引脚说明
•地址总线
•数据总线 •时钟与中断信号
•就绪与等待信号
2013-7-11 《微机原理与应用》赵春华 23
2．3 80X86微处理器的引脚功能
•引脚及功能 1、地址总线和数据总线
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
8086 CPU
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
Vcc AD15 A16/S3 A17/S4 A18/S5
A19/S6 BHE/S7 MN/MX RD HOLD(RQ/GT0)
HLDA(RQ/GT1) WR(LOCK) M/IO(S2) DT/R(S1) DEN(S0) ALE(QS0) INTA(QS1) TEST READY RESET
《微机原理与应用》赵春华 16
2013-7-11
段寄存器
CS DS SS ES
对所有X86级CPU均为16位寄存器。
•8086CPU: 由段寄存器直接给出段基址。 代码段：CS 代码段存贮区的起始地址 堆栈段：SS 堆栈段存贮区的起始地址 数据段：DS、ES 数据段存贮区的起始地址
《微机原理与应用》赵春华 17
13
2.1 8086/8088微处理器结构
内部结构
引脚信号和功能 最小/大工作模式
总线接口单元 执行单元
寄存器结构
存储器空间
通用寄存器
段寄存器
标志寄存器
2013-7-11
《微机原理与应用》赵春华
14
8086/8088寄存器结构
AH BH CH DH AL BL CL DL
BIU
∑
16位DB
CS DS SS ES IP
总线 控制 电路
8086总线
16位DB
暂存寄存器
EU控 制电路
123456
指令队列缓冲器
ALU
FLAGS
2013-7-11
《微机原理与应用》赵春华
6
总线接口单元BIU
•BIU 功能是负责与存储器、I/O端口传送数据。 •BIU的组成如下： •4个16位段地址寄存器，即 • CS (code segment)—代码段寄存器 • DS (code segment)—数据段寄存器 • ES (extend segment)—扩展段寄存器 • SS (stack segment) —堆栈段寄存器 •16位的指令指针寄存器IP (instruction point) •20位的地址加法器 •6字节的指令队列 •总线控制逻辑
8086/8088的内部结构
总线接口单元BIU (bus interface unit)