数字逻辑电路综合练习题(1)考试保过
数字逻辑电路复习题与答案
_、单选题1、十进制整数转换为二进制数一般采用（）。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。
A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。
A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。
A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。
数字逻辑考题及答案
资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数字逻辑考题及答案地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、，其最小项之和形式为_ 。
11、RS触发器的状态方程为__，约束条件为。
12、已知、，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简（5分）答：3、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添 * ，设计出函数。
（5分）5分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： 2分该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
数字逻辑电路试题
数字逻辑电路试题A.4B.3C.6D.57.下列电路中属于时序逻辑电路的是【】A.加法器B.数据分配器C.计数器D.译码器8.下列关于门电路的使用，描述不正确的是【】A.TTL与非门闲置输入端可以直接接电源B.具有推拉输出结构的TTL门电路的输出端可以直接并联使用C.CMOS或门闲置输入端应接地D.CMOS门电路的闲置输入端不允许悬空9.为了降低555定时器组成多谐振荡器的振荡频率，外接R、C值应为【】A.同时增大R、C值B.同时减小R、C值C.同比增大R值减小C值D.同比增大C值减小R值10.若停电数分钟后恢复供电，下列选项中信息能够保持不变的是【】A.ROMB.动态RAMC.MUXD.静态RAM1.8位D/A转换器的理论分辨率是_____________________。
2.64个输入端的编码器按二进制数编码时，输出端的个数是__________________。
3.变量数相同时，下标编号相同的最大项i M和最小项i m的关系是_____________。
4.图2.1所示集成计数器的模M=_____________________。
图2.1（题2.4图）5.共阳极接法数码显示器需要配用输出电平有效的译码器。
二、填空题（每小题2分，共20分）6.对于T触发器，当T=______时，触发器处于保持状态。
7.逻辑函数C B AB F+=的反函数F为_____________________。
8.5个变量的逻辑函数全部最大项有_____________________个。
9.二进制数()20110.101110转换成十进制数是___________________。
10.同步RS触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。
1.时序逻辑电路中可以没有门电路，但是必须要有触发器。
（）2.对于二进制正数，反码和补码相同。
（）3.半加器只能用于对两个1位二进制数相加。
数字逻辑电路复习题
数字逻辑电路复习题1、数制与编码（-21）10 =（ ）10补（78.8）16=（ ）10（0.375）10=（ ）2（65634.21）8=（ ）16（121.02）16=（ ）4（49）10 =（ ）2=（ ）16（-1011）2 =（ ）反码=（ ）补码四位二进制数1111的典型二进制格林码为（ ）2、化简逻辑函数F （A 、B 、C 、D ）=∏M （0、2、5、7、8、10、13、15）。
3、说明同步时序逻辑电路的分析步骤。
4、说明什么是组合逻辑电路。
5、说明什么是Moore 型时序逻辑电路。
6、完成下列代码之间的转换：（1）（0101 1011 1101 0111.0111）8421BCD ＝（ ）10；（2）（359.25）10＝（ ）余3；（3）（1010001110010101）余3＝（ ）8421BCD 。
7、试写出下列二进制数的典型Gray 码：101010，10111011。
8、用逻辑代数公理和定理证明：①C B A ⊕⊕=A ⊙B ⊙C②)B A (⊕⊙B A AB = ③C AB C B A C B A ABC A ++=⋅ ④C A C B B A C A C B B A ++=++ ⑤1B A B A B A AB =+++9、将下列函数转化成为最小项表达式和最大项表达式①F （A 、B 、C 、D ）=)D C )(C B A )(B A )(C B A (++++++②F （A 、B 、C ）=C A C B A BC A C AB +++③F （A 、B 、C 、D ）=)B AC )(C B (D D BC ++++④F （A 、B 、C 、D ）=ABCD D C B A D B A B C +++10、利用卡诺图化简逻辑函数F （A 、B 、C 、D ）=4m (10,11,12,13,14,15)∑ 11、将下列函数简化，并用“与非”门和“或非”门实现该电路并判断有无竞争冒险现象，并予以消除。
数字逻辑电路考试复习
作业题 P70 题1.11(b)、(d)、(f) 题1.12 ⑴、⑶ P71 题1.13 ⑵ 题1.14 ⑵、⑷ 题1.15 ⑶、⑹
（1-5）
作业题 P71 题1.16(a) P72 题1.17 画出[题1.4] ⑴中函数的逻 辑图
（1-6）
作业题 P135 题2.2 P136 题2.3(a)
Y1 A B 0 A B
Y2 A B
Y3 AB 0 （AB 2-10）
作业题 P139 题2.13 P140 题2.15 P141 题2.16
（2-11）
一、填空题 1、使用(三态门 )可以实现总线结构；使用(OC )门可 实现“线与”逻辑。 2、TTL门输入端口为 “与” 逻辑关系时，多余的 输入端可(悬空 )处理；TTL门输入端口为 “或” 逻 辑关系时，多余的输入端应接(低)电平；CMOS门输 入端口为“与”逻辑关系时，多余的输入端应接(高 ) 电平，具有“或”逻辑端口的CMOS门多余的输入端 应接( 低)电平；即CMOS门的输入端不允许( 悬空)。 3、TTL与非门的电路结构由(输入级)、(中间放大级) 和(输出级 )三部分组成。
5、8个输入的编码器，按二进制编码，其输出的编码 有( 3 ) 位。 6、3个输入的译码器，最多可译码出( 8 ) 路输出。
（3-19）
二、单项选择题 1、在二进制译码器中，若输入有4位代码，则输出有 ( D )信号。 A、 2 个 B、 4个 C、 8个 D、16个 2、若在编码器中有50个编码对象，则要求输出二进 制代码位数为( B )位。 A、5 B 、6 C、10 D、50 3、在在大多数情况下,对于译码器而言( A )。 A、其输入端数目少于输出端数目 B、其输入端数目多于输出端数目 C、其输入端数目与输出端数目几乎相同
数字逻辑电路复习资料2018（1）
1.连续异或1985个1的结果是（ B ）A，0 B，1C，不确定D，逻辑概念错误2.在二进制逻辑运算中，1+1=（A）A, 0; B，1C，2 D，103.连续异或1986个1的结果是（A）A，0 B，1C，不确定D，逻辑概念错误4.给48个字符编码，至少需要（ B ）位二进制数；A,5; B，6C，7 D，85.符合逻辑“或”运算规则的是（ D ）。
A、1×1=1B、1+0=0C、1+1=10D、1+1=16.逻辑函数F=AB +A经过化简所得的结果是（ A）。
A、AB、BC、CD、AB7.下列哪种逻辑表达式化简结果是错误的（ C ）A, A+1=1; B，AA=A；C，A+0=0 D；A+AB=A8.三位二进制编码器，其输入端共有( A)位；A,3；B，4；C，8；D，16 9.下列各门电路中，哪个电路输出端可以直接相连，实现线与功能。
（ B ）A，TTL与非门；B，TTL集电极开路门；C，CMOS与非门；D，TTL传输门10.组合逻辑电路的特点是输出状态只决定于同一时刻的（ B ）状态。
A、输出B、输入C、输入与输出D、前三者都不对11.十进制数6用8421BCD码表示为：（ B ）A,110; B，0110；C，0111；D；11;12.下列选项中，哪个是变量A,B,C,D的最小项（ B ）A,A+B+C+D; B，ABCD；C，ABC；D；A+B+C;13.十进制数5用8421BCD码表示为：（ B ）A,101; B，0101；C，1010；D；011;14.一个三输入端与非门，使其输出为0的输入端的组合有( C )种。
A,7; B，8；C，1 D；4=+=（A）15.逻辑函数F A ABC+；D, A+C；A, A+BC; B，A；C，A C16.下列哪种逻辑表达式化简结果是错误的（ C ）A, A+1=1; B，AA=A；C，A+0=0 D；A+AB=A17.下列选项中，哪个是变量A,B,C的最小项（ C ）A,A+B+C+D; B，ABCD；C，ABC；D；A+B+C;18. 逻辑函数F A A C =+=（ A ）A,A+C; B ，A ； C ，A C +； D, C ；19. 一个三输入端或非门，使其输出为1的输入端的组合有( C )种。
数字逻辑电路试题及答案
、填空题(1-5小题每空1分，6-10小题每空2分，共 20分)1. (16. 25) 10 二( ___________________ ) 2 = ( ) 8 = ( ) 162・三态门输出的三种状态分别为：、和。
3.基本RS 触发器的约束条件是 _________________ o4•多谐振荡器是一种波形 __________ 电路，它没有稳态，只有两个 ___________ o 5.把JK 触发器改成T 触发器的方法是 ________________ o6・F(A,B,C,D) A (B C (D E))的对偶式为 _____________________________________ 7・十进制数(-12 )的补码形式为 ________________________ o8. 某信号采集系统要求一片A/D 转换器集成芯片在1S 内对16个热电偶的输出电压 分时进行A/D 转换。
已知热电偶输出电压范围为0、0・025V(对应0~450 °C 温度范 围)，需要分辨的温度 为0. 1七，试问选用 位的A/D 转换器。
9. RAM 存储器地址线4条,数据线8条，其存储容量为 _____________ o 10. 写出下图有ROM 构成的组合逻辑函数式Y 2= _______________________ o二、逻辑函数化简证明题(共3题，共20分)1. (6分)用公式法化简下面逻辑函数为最简与或式F(A,B,C) (ABC) (AB )2. (6分)证明下面逻辑恒等式，方法不限。
(A C ) (B D) (B D ) AB BC3. (8分)用卡诺图法求下面逻辑函数的反函数，用最简与或式表示。
F(A,氏C,D) ABC ABD C D ABC ACD ACD(与逻m阵列一 H〃储矩陆或逻IHW列j三、电路分析题（共4题，共30 分）1.（6分）分析如图所示组合逻辑电路的功能。
数字逻辑试题及答案
数字逻辑试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑电路中的基本逻辑运算？A. 加法B. 减法C. 乘法D. 与运算2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定3. 一个D触发器的Q端在时钟信号上升沿触发时，其状态变化为：A. 保持不变B. 从0变到1C. 从1变到0D. 从D输入端状态变化4. 在数字电路中，以下哪个不是布尔代数的基本定理？A. 幂等律B. 交换律C. 反演律D. 分配律5. 一个4位二进制计数器在计数到31后，下一个状态是：A. 00000B. 00001C. 11111D. 不能确定6. 以下哪个不是数字逻辑电路设计中的优化方法？A. 布尔代数简化B. 逻辑门替换C. 增加冗余D. 逻辑划分7. 一个异或门的真值表中，当输入相同，输出为：A. 0B. 1C. 无法确定D. 无输出8. 在数字电路中，同步计数器与异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 电路复杂度D. 计数精度9. 以下哪个不是数字逻辑电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 逻辑门10. 一个简单的数字逻辑电路设计中，如果需要实现一个2输入的或门，至少需要几个与门？A. 1B. 2C. 3D. 4答案：1. D2. B3. D4. C5. B6. C7. A8. B9. D10. A二、填空题（每空2分，共20分）1. 数字逻辑电路中最基本的逻辑运算包括______、或运算、非运算。
2. 一个2输入的与门，当输入都为高电平时，输出为______。
3. 布尔代数的基本定理包括______、结合律、分配律等。
4. 一个D触发器的Q端在时钟信号上升沿触发时，Q端状态与______相同。
5. 4位二进制计数器的计数范围是从______到1111。
6. 数字逻辑电路设计中的优化方法包括布尔代数简化、逻辑门替换、______等。
数字逻辑电路综合练习题
数字逻辑电路综合练习题一：选择填空题1、下列四个数中与十六进制数(63)16相等的是( B)A. (100)10B. (01100011)2C. (01100011)8421BCDD. (100100011)82、十进制数118对应的2进制数为( D)A. (1010110)2B. (1111000)2C. (1110111)2D. (1110110)23、下列等式不成立的是( C )A. A+A B=A+BB. A+AB=AC. AB+A C+BC=AB+BCD. A B+BA+AB+A B=14、以下说法中，______是正确的。
( A)A. 一个逻辑函数全部最小项之和恒等于1B. 一个逻辑函数全部最小项之和恒等于0C. 一个逻辑函数全部最小项之积恒等于1D. 一个逻辑函数中任意两个不同的最小项之积恒等于15、将TTL与非门作非门使用，则多余输入端应做___ ___处理。
( A )A.全部接高电平B.部分接高电平，部分接地C.全部接地D.部分接地，部分悬空6、下列电路中，不属于组合逻辑电路的是( C)A.编码器B.全加器C.寄存器D.译码器7、由或非门构成的同步RS触发器，输入S、R的约束条件是( D)A.SR=0B.SR=1C.S+R=0D.S+R=18、T触发器，在T=1时，加上时钟脉冲，则触发器( D)A.保持原态B.置0C.置1D.翻转9、工作中既可以读出信息，又可写入信息的存储器称为( B)A.ROMB.RAMC.PLAD.EPROM10、一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过______可转换为4位并行数据输出。
( B )A.8msB.4msC.8μsD.4μs11、当TTL与非门的输入端悬空时相当于输入为( B)A.逻辑0B.逻辑1C.不确定D.0.5V12、F=A（A+B）+B（B+C+D）=( A)A.BB.A+BC.1D.C13、一个8选一数据选择器的数据输入端有_______个。
数字逻辑电路题库
数字逻辑电路-题库1、当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。
答案：错误2、逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。
答案：正确3、在变量A、B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。
答案：正确解析：异或：不同为1，相同为04、最基本的三种逻辑运算是________、________、________。
答案：与；或；非；5、答案： B6、有三个输入端的或非门电路，要求输出高电平，其输入端应是。
A、全为高电平B、至少一个端为低电平C、全为低电平D、至少一个端为高电平答案： C7、十进制数（42）10对应的十六进制数为。
答案：2A；8、在下列逻辑运算中，错误的是：。
A、若A+B=B+C，则A=CB、若1+A=B,则1+A+AB=BC、若A=B,则AB=AD、若A=C,则AB=BC答案： A9、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。
答案：错误10、逻辑函数两次求反后可以还原，而逻辑函数的对偶式再作对偶变换也可以还原为它本身。
答案：正确11、若逻辑函数AB=AC，则B=C答案：错误解析：若A等于0，AB=AC，B可以不等于C12、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等答案：错误解析：不同的逻辑函数式可以相等。
13、逻辑表达式A+BC= （）A、 ABB、 A+CC、 (A+B)(A+C)D、 B+C答案： C14、。
A、B、C、D、答案： A15、逻辑函数F=AB+CD的对偶式=__ ____，反函数=____ ____。
答案：（A+B）(C+D)，16、n个变量的逻辑函数，其全部最小项共有n个。
答案：错误解析：共有2的N次方个17、在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。
答案：错误解析：所谓最小项，必须包含所有逻辑函数，函数必须以原变量或者反变量的形式出现，且只出现一次。
数字逻辑练习题
数字逻辑练习题数字逻辑是计算机科学中的一个重要概念，它涉及到数字电路的设计与分析。
在数字逻辑中，我们需要理解二进制数系统、布尔代数和逻辑门等基础知识，以便解决各种数字电路的设计问题。
本文将提供一些数字逻辑练习题，旨在帮助读者巩固和加深对数字逻辑的理解。
练习题1：二进制加法请设计一个电路，实现两个4位二进制数的加法运算。
输入是两个4位的二进制数（A和B），输出是它们的和(S)。
要求使用逻辑门实现电路，不允许使用任何其他的辅助设备。
练习题2：二进制比较器请设计一个电路，比较两个4位二进制数的大小关系。
输入是两个4位的二进制数（A和B），输出是一个信号(C)，当A大于B 时为1，当A小于或等于B时为0。
要求使用逻辑门实现电路。
练习题3：验证码验证假设你正在设计一个网站，需要用户输入一个四位的验证码。
请设计一个电路，验证用户输入的验证码是否正确。
输入是用户输入的四位二进制数（I），正确的验证码是固定的（C）。
如果输入与验证码匹配，输出为1，否则输出为0。
要求使用逻辑门实现电路。
练习题4：电梯控制请设计一个简单的电梯控制电路，实现电梯的上下控制。
输入是一个二进制数（D），代表电梯当前的楼层。
输出是两个信号（U 和D），当需求楼层大于当前楼层时，输出U为1，D为0；当需求楼层小于当前楼层时，输出D为1，U为0；当需求楼层等于当前楼层时，输出D和U都为0。
练习题5：疯狂打地鼠游戏假设你正在设计一个疯狂打地鼠的游戏，需要一个随机数生成器。
请设计一个电路，产生一个随机的3位二进制数作为地鼠出现的位置。
输出是一个3位的二进制数（R），代表地鼠出现的位置。
要求使用逻辑门实现电路。
以上是一些数字逻辑练习题，涵盖了基本的加法、比较、验证和控制等方面的问题。
通过解决这些练习题，读者可以加深对数字逻辑的理解，并提高解决数字电路设计问题的能力。
希望本文对读者在数字逻辑学习中有所帮助。
《数字逻辑电路》试题及参考答案
一、填空题（共15空，每空2分，共30分）1.二进制数（1110.0111）2对应的等值十六进制数为____E.7_______。
2. 十进制数 -13的8位二进制补码为____11110011________。
3.与普通二进制代码相比，格雷码最大优点是相邻两个代码之间有___1_____位发生变化。
4. 逻辑表达式''=++()Y AB C D 的反演式为(())Y A B C D '''''=+。
5. 若使JK 触发器的J=K ，构成的新触发器称为____T_____触发器。
6. 基本RS 触发器的约束条件是_____RS=0____。
7. 写出两个逻辑变量A 、B 的全部最小项,,,AB A B AB A B ''''。
8. 三态门逻辑符号如下图，写出输出Y 与输入A 和EN '之间的关系01A E N Y EN ''=⎧=⎨'=⎩高阻态。
9. 下图所示由T 触发器构成的电路中，初始状态为Q=0，写出在连续4个时钟信号作用下，Q 的4个输出结果依次为___1 0 1 0____。
8题图 9题图10.如下面真值表所示，写出Y 与A 、B 逻辑表达式的最简与或形式：Y(A,B)=+A B ''。
11.8线-3线优先编码器输入为I 0-I 7，当优先级别最高的I 7有效时，输出210Y Y Y '''=__000__。
12.一个四输入端或非门，使其输出为1的输入变量取值组合有__15___种。
13.四位左移寄存器预置1011，其串行输入端固定接0，在2个移位脉冲作用下，得新的四位数据为__1100__。
14. A/D 转换过程中，量化级越多，电路越复杂，转换精度越__高___。
15. 若10位D/A 转换器的V REF =-10V ，输入数字量最高位为1，其它位均为0，求输出模拟电压值___5V___。
数字逻辑考试题目和答案
数字逻辑考试题目和答案一、单项选择题（每题2分，共20分）1. 在数字逻辑中，与非门的逻辑功能可以用哪种逻辑门来实现？A. 与门B. 或门C. 非门D. 异或门答案：C2. 一个触发器可以存储的二进制信息量是多少？A. 1位B. 2位C. 3位D. 4位答案：A3. 以下哪个不是组合逻辑电路的特点？A. 输出只依赖于当前输入B. 输出可以依赖于当前和过去的输入C. 没有记忆功能D. 电路中不包含触发器答案：B4. 在数字电路中，一个D触发器的Q端输出与D输入端的关系是什么？A. Q = DB. Q = ¬DC. Q = D'D. Q = ¬D'答案：A5. 一个4位二进制计数器可以计数的最大值是多少？A. 15B. 16C. 255D. 256答案：B6. 一个3线到8线解码器的输入线数和输出线数分别是多少？A. 3, 8B. 8, 3C. 3, 3D. 8, 8答案：A7. 以下哪个不是数字逻辑中的布尔代数基本运算？A. 与（AND）B. 或（OR）C. 非（NOT）D. 异或（XOR）答案：D8. 一个完整的二进制加法器可以处理的最大位数是多少？A. 1位B. 2位C. 3位D. 4位答案：B9. 一个JK触发器在J=0，K=1时的输出状态是什么？A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是什么？A. 同步计数器使用触发器B. 异步计数器使用触发器C. 同步计数器的时钟信号是同步的D. 异步计数器的时钟信号是异步的答案：C二、填空题（每题2分，共20分）1. 在数字逻辑中，一个3输入的与门可以表示为________。
答案：A∧B∧C2. 一个D触发器的输出Q与输入D的关系是________。
答案：Q = D3. 一个4位二进制计数器的计数范围是从________到________。
答案：0到154. 在数字电路中，一个2线到4线解码器的输出线数是________。
数字逻辑电路试卷(附答案)(1)
一、填空题（每空1分，共10分）1．逻辑函数的两种标准形式分别为。
2．将2004个“1”异或起来得到的结果是（0）。
3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。
4．转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。
5．8位转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（5/128）v；当输入为10001000，则输出电压为（5*136/128）v。
6．就逐次逼近型和双积分型两种转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。
7．（61. 5)10 (3D.8)16 = (10010001.1000)5421；8．已知某7400为2输入4与非门，22，2， 2，40μA，则其低电平输出的扇出系数（11），其高电平输出的扇出系数（ 50）；9．函数的最小项表达式为（4.5.7），最大项表达式为（0.1.2.3.6）10. 根据对偶规则和反演规则，直接写出的对偶式和反函数，=（)， =()；11．12．已知（-17），则X的8位二进制原码为（10001001），其8位二进制补码为（11110111）；13．T' 触发器的次态方程是（1 = ）；14．D触发器的次态方程是（）；15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现（）的情形，则存在1型险象；二、单选题（每题2分，共20分）1．表示任意两位无符号十进制数需要（B ）二进制数。
A．6 B．7 C．8 D．92. 一个多输入与非门，输出为0的条件是（C）A 只要有一个输入为1，其余输入无关B 只要有一个输入为0，其余输入无关C 全部输入均为1D 全部输入均为03．余3码10001000对应的2421码为（ C ）。
A．01010101 B.10000101 C.10111011 D.111010114．下面4个逻辑表达式中，可以实现同或运算的表达式是（ A ）5．补码1．1000的真值是（ D ）。
数字逻辑电路试题及答案
数字逻辑电路试题及答案一、填空题（每空1分,共10分）1．数字电路分为两大类，分别是组合逻辑电路和时序逻辑电路。
2．2006个1连续异或的结果是__0___；而2007个1连续同或的结果是__1__．3．已知某函数F的反函数为，则其原函数F= ；而F的对偶函数则为F*= 。
4．试将函数，写成标准的积之和形式，即（0，1，2，4，5，6，8，9，10 ）．5．逻辑代数中的三种基本逻辑运算是与、或、非。
6．1个触发器可以存放 1 位二进制数，它具有记忆功能。
二、选择题（每小题2分,共10分）1．已知某电路的输入A、B和输出Y的波形如下图所示，该电路实现的函数表达式为 D 。
(A)A⊙B (B)A?B(C) (D)2．用0，1两个符号对100个信息进行编码，则至少需要 B 。
(A)8位(B) 7位(C) 9位(D) 6位3.下列电路中属于组合电路的是 D 。
(A)集成触发器(B)多谐振荡器(C)二进制计数器(D)3—8译码器4.下列电路中只有一个稳定状态的是 C 。
(A)集成触发器(B) 施密特触发器(C)单稳态触发器(D) 多谐振荡器5.为产生周期性矩形波，应当选用 C 。
(A) 施密特触发器(B) 单稳态触发器(C) 多谐振荡器 (D) 译码器三、逻辑函数化简（共10分）用卡诺图法化简下列逻辑函数，结果为最简与或式。
(每题5分，共10分) ．解：四、分析题（共45分）１．（本题10分）写出下图的逻辑表达式和真值表，并化简为最简与或表达式。
⒉列真值表：（2分）2. （本题10分）试对已给器件，在所示输入波形CP、D、及作用下，画其输出波形Q及．假设电路初态Q（0）=1，且不计传输延迟解：３．(本题10分) 试分析图示时序电路，列出状态转换表及全状态转换图，说明电路功能，并分析能否自启动，设初始状态为00。
解：⑴写激励方程(2分) J1=Q0n，，K1=K0=1，⑵写状态方程(2分) ，)⑶列全状态转换表(2分) ⑷画全状态转换图(2分⑸功能(2分)：该电路为一个三进制同步计数器，并且具有自启动功能。
数字逻辑考试题及答案
数字逻辑考试题及答案一、单项选择题（每题2分，共20分）1. 以下哪个选项是数字逻辑中的与门电路？A. ANDB. ORC. NOTD. XOR答案：A2. 在数字电路中，逻辑0通常用哪个电压水平表示？A. 0VB. 5VC. 3.3VD. 12V答案：A3. 一个D触发器在时钟信号上升沿时，其输出状态会如何变化？A. 保持不变B. 翻转C. 变为0D. 变为1答案：B4. 以下哪个不是组合逻辑电路的特点？A. 输出仅依赖于当前输入B. 输出可以依赖于过去的输入C. 没有记忆功能D. 电路结构简单答案：B5. 在数字电路中，一个3线-8线译码器可以产生多少个唯一的输出？A. 2B. 4C. 8D. 16答案：C6. 什么是二进制数1011对应的十进制数？A. 10B. 11C. 12D. 13答案：B7. 一个4位二进制计数器在计数到15后，下一个状态是什么？A. 0000B. 0001C. 0010D. 0011答案：A8. 以下哪个是数字逻辑中的或门电路？A. ANDB. ORC. NOTD. XOR答案：B9. 在数字电路中，逻辑1通常用哪个电压水平表示？A. 0VB. 5VC. 3.3VD. 12V答案：B10. 一个JK触发器在J=1，K=0时，其输出状态会如何变化？A. 保持不变B. 翻转C. 变为0D. 变为1答案：D二、填空题（每题2分，共20分）1. 一个2线-4线译码器有________个输入端和________个输出端。
答案：2，42. 一个4位二进制计数器可以表示的最大十进制数是________。
答案：153. 在数字电路中，一个异或门的输出为1的条件是输入端的电平________。
答案：不同4. 一个D触发器在时钟信号下降沿时，其输出状态________。
答案：保持不变5. 一个3线-8线译码器可以产生________个唯一的输出。
答案：86. 二进制数1101对应的十进制数是________。
数字逻辑考试题.(优选)
数字逻辑考试题(一)一、填空（每空1分，共17分）1. （1011.11）B =（ ） D =（ ）H2. （16）D =（ ）8421BCD 码。
3. 三态门的输出有 输出高电平 、输出低电平 、 输出高阻态 三种状态。
4. 试举出CMOS 三个电路的优点 、 、 。
5. )(CD B B A Y +=则其对偶式Y ’为 。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
8. 半导体存储器对存储单元的寻址一般有 和矩阵译码两种方式。
9. 一片8K ×8位的ROM 存储器有 个字，字长为 位。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（5分） 1. DE BC A Y +=的反函数为Y =（ ）。
A. E D C B A Y +++⋅= B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅=2. 下列哪个元件是CMOS 器件（ ）。
A. 74S00B. 74LS00C. 74HC00D. 74H003. 十进制数25用8421BCD 码表示为（ ）。
A. 10101B. 0010 0101C. 100101D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。
A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑5. 下逻辑图的逻辑表达式为（ ）。
A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y =6. 三态门的逻辑值正确是指它有（ ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一：选择填空题下列四个数中与十六进制数(63)16相等的是( B)A. (100)10B. (01100011)2C. (01100011)8421BCDD. (100100011)8十进制数118对应的2进制数为( D)A. (1010110)2B. (1111000)2C. (1110111)2D. (1110110)2下列等式不成立的是( C )A. A+A B=A+BB. A+AB=AC. AB+A C+BC=AB+BCD. A B+BA+AB+A B=1以下说法中，______是正确的。
( A)A. 一个逻辑函数全部最小项之和恒等于1B. 一个逻辑函数全部最小项之和恒等于0C. 一个逻辑函数全部最小项之积恒等于1D. 一个逻辑函数中任意两个不同的最小项之积恒等于1将TTL与非门作非门使用，则多余输入端应做___ ___处理。
( A ) A.全部接高电平 B.部分接高电平，部分接地C.全部接地D.部分接地，部分悬空下列电路中，不属于组合逻辑电路的是( C)A.编码器B.全加器C.寄存器D.译码器由或非门构成的同步RS触发器，输入S、R的约束条件是( D)A.SR=0B.SR=1C.S+R=0D.S+R=1T触发器，在T=1时，加上时钟脉冲，则触发器( D)A.保持原态B.置0C.置1D.翻转工作中既可以读出信息，又可写入信息的存储器称为( B)A.ROMB.RAMC.PLAD.EPROM一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过______可转换为4位并行数据输出。
( B )A.8msB.4msC.8μsD.4μs当TTL与非门的输入端悬空时相当于输入为( B)A.逻辑0B.逻辑1C.不确定D.0.5VF=A（A+B）+B（B+C+D）=( A)A.BB.A+BC.1D.C一个8选一数据选择器的数据输入端有_______个。
( C)A.1B.2C.8D.4.同步时序电路和异步时序电路比较，其差异在于后者( B )A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关5.多谐振荡器可产生( B)A.正弦波B.矩形脉冲C.三角波D.锯齿波欲使D触发器按Q n+1=Q工作，应使输入D=( D )nA.0B.1C.QD.Q为了将正弦信号转换成与之频率相同的脉冲信号，可采用( D) A.多谐振荡器 B.移位寄存器C.单稳态触发器D.施密特触发器下列触发器中，克服了空翻现象的有( A)A.T触发器B.主从RS触发器C.同步RS触发器D.基本RS触发器［10101］2转换为十进制数是(C)A.11B.15C.21D.25不是最小项ABCD逻辑相邻的最小项是(C)A.A BCDB.A B CDC.A B C DD.AB C D如果逻辑函数F(A,B,C)=ΠM(2,3,6)，则F(A,B,C)=( B )A.∑m(2,3,6)B.∑m(0,1,4,5,7)C.∑m(1,4,5)D.∑m(0,2,3,6,7)决定一件事情的各个条件全部具备时这件事情才会发生，这种因果关系是( A ) A.与 B.或 C.与非D.或非.用8-3线编码器扩展成16-4线需要的数量是( B ) A.1片 B.2片 C.3片D.4片全加器的输入全为“1”时，和数输出端输出是( B ) A. 0 B. 1C. 10D. 11要使D 触发器输出保持“0”可以设定( A ) A.D=0 B.D=1 C.D=QD.D=Q基本寄存器工作时数据只能( A ) A.并入并出 B.串入串出 C.并入串出D.串入并出555定时器构成施密特触发器，外加控制（第5脚）输入为V M 时回差是( B )A.31V MB.21V MC.32V M D.V M二、填空基本逻辑运算有 与 、或、非3种。
主从型JK 触发器J 、K 端输入信号具有 一次性输入有效 的特点。
迪·摩根定理之一是C B A ··=_ C B A ++_____。
二进制译码器的输出端提供了输入变量的 一个乘积项（与项） 。
能将1个数据根据需要传送到多个端口之一的电路称为 数据分配器 。
已知逻辑函数Y=A+B ，其反函数F= B A 。
三态逻辑门有三3种状态：0态、1态和 高阻 。
描述逻辑函数各个变量取值组合和函数值对应关系的表格叫 卡诺图 。
TTL 与非门的灌电流负载发生在输出 低 电平情况下。
在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假过渡干扰脉冲的现象称为 冒险 。
JK 触发器的特性方程为 n n n Q K Q J Q +=+1 。
为了构成1G ×8的RAM ，需要 4 片512M ×4的RAM 。
由555定时器构成的单稳态触发器，其输出脉冲宽度取决于 6端外接电阻电容的时间常数RC 。
维持阻塞型D 边沿触发器，D 端的输入信号在 CP 信号上升沿前夕 输入有效。
标准TTL 反相器的阈值（开启）电压U th = 0.4 。
如果函数∑=m ),,,,()D ,C ,B ,A (F 1386311，∏=N ),,,,()D ,C ,B ,A (F 1386312，则两者为 反函数关系 。
8位单向移位寄存器完成8位串行输入需要 8 个CP 脉冲。
具有约束条件的触发器是那些 基本RS 、同步RS 、主从RS 触发器 。
施密特触发器能够把变化 电压 的输入整形为适合数字电路的信号。
主从RS 触发器的特性方程为 n n Q R S Q +=+1 个。
三：简答题23.用卡诺图法将逻辑函数F （A ，B ，C ）=∑m(0、1、4、6)化简成最简“与或”式。
解：C A B A )C ,B ,A (F +⋅=24．题24图（a ）和（b ）中的逻辑门均为TTL 电路，请写出输出函数F 的表达式。
解：图（a ）：BC A BC AB )C ,B ,A (F +⋅=⋅=1图(b)：02=)C ,B ,A (F25．题25图中G 1、G 2、G 3均为CMOS 门电路，试指出各门的输出状态。
（高电平、低电平？）解：0321===Y Y Y21.指出格雷码（Gray Code ）的编码特点，并在给出部分十进制数格雷码的编码表上写出缺省的十进制数格雷码。
答：格雷码（Gray Code ）的编码特点是相邻两个数码只有一位发生变化。
22. 用公式和定理判断逻辑函数Y 1、Y 2的关系。
⎪⎩⎪⎨⎧+++=++=DB C B B A CD A Y BC BA D C A Y 21 · 解： 21Y C (B B A (DC A Y =++++=)))( 的对偶式为，所以，逻辑函数Y 1、Y 2为对偶关系23.已知四变量逻辑函数的最小项表达式为∑=),,,,,,()D ,C ,B ,A 151297531Y 1（。
试写出该逻辑函数的最大项表达式和该逻辑函数的反函数的最大项表达式。
并将逻辑函数化简为最简或与式。
解：根据逻辑函数最大项与最小项表达式的关系∏=),,,,,,()D ,C ,B ,A 151297531Y 1（),,,,,,,,(Y 14131110864201，∏=,逻辑函数的最简或与式D C B A D C AB BCD D A Y ⋅+⋅++=124.已知某电路输入波形A 、B 和相应输出波形F ，指出该电路输入输出的逻辑关系，并写出逻辑表达式F(A,B)。
解：逻辑图可得：逻辑关系如真值表所示： 则：B A F ⊕= 输出和输入的关系为 异或逻辑关系。
四、分析设计题25.如图是一片3位二进制优先编码器，写出其真值表。
输入优先级别从高到低依次是：I 7、I 6、I 5、I 4、I 3、I 2、I 1、I 0。
26.基本R-S 触发器的电路如图所示，写出特性方程并根据输入波形画出对应的输出Q 波形。
解：波形如图所示。
基本RS 触发器无 时钟脉冲限制，约束 条件为R+S=1当不能满足约束条件时， 即R=S=0，Q=1。
27.分析如图所示逻辑电路图，画出状态图（按Q 1 Q 2排列，起始状态00），并说明为几进制计数器。
解：n 2n 1111Q Q D Q n ==+，n 1212Q D Q n ==+初始状态为：00，所以电路的状态转换图： 00→10→01→10→01，电路为2进制计数器。
11→11，所以电路不能自启动。
28.D/A 转换器的最小分辨电压U LSB ＝4mV ，最大满刻度输出模拟电压U om ＝10V ，求该转换器输入二进制数字量的位数至少需要几位。
解：图28所示的数据选择器74LS151构成的 逻辑电路为函数生成电路： ∑=m ),,()C ,B ,A (L 765AC AB )C ,B ,A (L +=。
26．根据题26图所示四选一数据选择器（MUX ），写出输出Z 的最简“与或”表达式。
解：C AB BC A B A B A )C ,B ,A (Z +++⋅=C A C A B )C ,B ,A (Z ++= C A B )C ,B ,A (Z ⊕+=27．已知CP 波形，试画出题27图所示电路Q 及Z 端的波形（设触发器的初态为“0”）。
解：n n Q Q=+1CP Q Z n ⊕=28．分析题28图所示的同步时序逻辑电路，试求： （1）电路的驱动方程； （2）电路的状态方程。
图28解：3121Q K ,Q J ==，1212Q K ,Q J ==2323Q K ,Q J ==，n n n n Q Q Q Q Q 131211+=+，1212Q K ,Q J ==n n n n Q Q Q Q Q 131211+=+，n nn n n n Q Q Q Q Q Q 1212112=+=+， n n n n n n Q Q Q Q Q Q 2323213=+=+000→001→011→111→110→100→001电路实现五进制计数。
101→010→10029．分析题29图所示的电路，试求： （1）说明图示电路完成的功能；（2）画出电路中电容上的电压v c 的波形。
(1)电路构成多谐振荡器，3端输出矩形波。
30．电路如题30图所示，3线—8线译码器的逻辑功能为： 当2E =3E =0，E 1=1时，电路处于工作状态，Y =12A A A ，1Y =012A A A ，……6Y =12A A A ，7Y =012A A A 。
写出图示电路输出L 的 逻辑表达式，并化简为 最简与或表达式。
解：CA AC ),,,()C ,B ,A (L m ⋅+==∑752031、 可控进制计数器如图P8.9所示，分析在X=0，X=1时，各为几进制计数器。
解：图31（a ）所示电路为40192构成的反馈置数计数器。