数字逻辑电路第4章时序逻辑电路..

DS6 DPY Bl ue-CC
K K
K K
K K
K K
K K
DP
DP
DP
DP
DP
DP
g f e d c b a
g f e d c b a
g f e d c b a
g f e d c b a
g f e d c b a
5 10
5 10
5 10
5 10
5 10
5 10
9 1 2 4 6 7
9 1 2 4 6 7
第6章 时序逻辑电路

学习目标： 1.掌握CMOS时序逻辑电路的特点与分析方法。 2.了解同步和异步的二－十进制计数器的特点 及其工作过程的区别，寄存器和锁存器的区别。 3.掌握CMOS时序逻辑电路的一般设计方法， 特别是同步时序逻辑电路的设计方法。


4.熟练掌握“反馈清零法”、“反馈置数法”、 “进位输出置数法”和“级联法”，利用中规模 集成芯片构成任意进制计数器的方法。熟练掌握 同步与异步归零逻辑方面的差异，同步与异步置 数逻辑方面的差异。 5.会运用中规模CMOS芯片实现指定逻辑功能的数 字产品。
IC4 HCC4033 BF
IC5 HCC4033 BF
IC6 HCC4033 BF
g f e d c b a
g f e d c b a
g f e d c b a
g f e d c b a
g f e d c b a
IC5B
8
3 2 1
8
3 2 1
8
3 2 1
8
3 2 1
8
3 2 1
8
14 15
14 15

（5）画逻辑电路图。根据求出的时钟方程、驱动
方程、输出方程及选定触发器的类型，便可画出 所要设计的逻辑电路图。 （6）检查设计的电路能否自启动。把无效状态代 入电路检查，在时钟脉冲作用下能够进入有效循 环，则说明该电路有自启动能力。如果无效状态 形成了循环，则说明该电路不能自启动，则应采 取两种措施解决。一种是修改逻辑设计电路，另 一种是通过预置数的方法，将电路的初始状态值 置成有效状态之一。
E NR CL V DD
CL K
IC5C CD4081 BCN
C1 R12 470
Q0 Q1 Q2 Q3
3 2 1
VDD
LT RST RBI IN H CL K
g f e d c b a
P1 2 1 VDD
NPN/90 13
VDD
2/ 20PF CD4060 VDD
A
1 2 7 8
A
标 题 尺 寸
B
SW-PB
C4 104 IC7A
9
8
11 12 13 14
IC7B CD4518
S2
R13 10K
Q0 Q1 Q2 Q3 E NR CL G ND
3 4 5 6 CL K
VDD
10
9 10 15 16
T3
CLK0 CLK0 CLK1 RST
10 9 11 12
R15 2M
30 XY 327 68HZ C2 VDD
14 15
14 15
14 15
CD4081 BCN
4
VDD T2
14 15
VDD R14 10K S1 B SW-PB C3 104
NPN/90 13
VDD 1 2
10K
VCC IC5A
T1
R10 10K
3 NPN/90 13 CD4081 BCN B
R11 470
IC2 3 2 1 15 13 14 6 4 5 7 VDD 16 Q14 Q13 Q12 Q10 Q9 Q8 Q7 Q6 Q5 Q4 VDD GND 8
1
2
3
4
5
6
R6 360 D R5 360 R4 360 R3 360 R2 360 R1 360 D
8 3
8 3
8 3
8 3
8 3
DS1 DPY Bl ue-CC
DS2 DPY Bl ue-CC
DS3 DPY Bl ue-CC
DS4 DPY Bl ue-CC
DS5 DPY Bl ue-CC
8 3
5 4 7 6 11
9 13 12 10
16
5 4 7 6 11
9 13 12 10
9 1 2 4 6 7 16
C
g f e d c b a
K K
C
G ND CRY O U T
G ND CRY O U T
6 G ND CRY O U T
G ND CRY O U T
G ND CRY O U T
G ND CRY O U T
图 号
修 订
日 期: 文 件:
1 2 3 4 5
9-Jan-20 14 第张 共张 C: \Docu ment s and Set t ings \Admi nis trato r\桌 面\制 刘 图人 嘉麟 :PCB\10.16pcb版 .DDB 6

图6.9 用计数器CC4033构成的数字时钟的电 路



1. 时序逻辑电路的设计步骤。 根据要求实现的逻辑功能，求出满足此功能的最 简单的时序逻辑电路的过程，称为时序逻辑电路 设计。一般步骤如下： （1）分析设计要求，建立原始状态图或原始状态 转换表。首先分析给定的逻辑问题，确定输入、 输出变量，并且定义其对应的意义；再设定电路 的状态数，将电路的状态按顺序编号，然后按照 题意画出原始状态图或原始状态转换表。 （2）进行状态化简，求出最简状态图。在原始状 态图中，凡是输入相同输出也相同,要转换的次态 也相同的状态，皆称为“等价状态”。状态化简 就是将多个等价状态合并，丢掉多余状态，从而 得到“最简状态”。
6.2.2 时序逻辑电路的设计方法


（3）状态分配。状态分配又叫做状态编码或状态 赋值。若最简状态图中状态数为N，则触发器的 数目n应满足关系：2 n≥N>2 n-1 。一般情况下， 可以从各种不同分配方案中，选择最佳状态编码 方案，可以使设计电路最简单。 （4）选定触发器的类型，求出时钟方程、输出方 程、状态方程和驱动方程。可供选择的触发器有 JK触发器、D触发器。根据简化状态图及状态编 码，可作出电路次态和输出的卡诺图，并从卡诺 图中分别求出电路状态方程和输出方程；再根据 触发器类型，将状态方程转换为触发器特性方程 的形式，便求得电路的驱动方程。
RBO
RBO
RBO
RBO
RBO
LT RST RBI IN H CL K
LT RST RBI IN H CL K
5
LT RST RBI IN H CL K
L T RST RBI IN H CL K
LT RST RBI IN H CL K
RBO
IC1 HCC4033 BF
IC2 HCC4033 BF
IC3 HCC4033 BF
9 1 2 4 6 7
9 1 2 4 6 7
9 1 2 4 6 7
VDD
VDD VDD VDD VDD VDቤተ መጻሕፍቲ ባይዱ VDD VDD
5 4 7 6 11
9 13 12 10
16
5 4 7 6 11
9 13 12 10
16
5 4 7 6 11
9 13 12 10
16
5 4 7 6 11
9 13 12 10
16