第4章 时序逻辑电路

2020/7/31
信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态，
Q
Q
Q
Q
&
&
S
R
S
R
S
R
(a) 逻辑图
(b) 逻辑符号
信号输入端，低电平有效。
华东交通大学电气学院 付智辉
5
工作原理
Q
0
Q
1
RS
Q
10
0
&
&
S1
0R
①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；
置0
Q n1 1
置1
Q n1 Q n
保持
2020/7/31
华东交通大学电气学院 付智辉
的次 新态 的： 稳触 定发 状器 态接 。收
输 入 信 号 之 后 所 处
10
次态Qn+1的卡诺图
RS
Qn
00 01 11 10
0× 0
0
1
1× 0
1
1
特性方程
Qn1 (S ) RQn S RQn
12345678
16 15 14 13 12 11 10 9 CC4044
12345678
1R 1SA 1SB 1Q 2R 2S 2Q GND (a) 74LS279 的引脚图
4Q NC 1S 1R EN 1R 1S VSS
(b) CC4044 的引脚图
1S
2020/7/31
EN＝1时工作
EN＝0时禁止
若 RS＝10，触发器就会翻转成为1状态。
②当触发器处在1状态，即Qn=1时，若输入信号 RS＝10或 11，触发器仍为1状态；
若 RS＝01，触发器就会翻转成为0状态。
百度文库
2020/7/31
华东交通大学电气学院 付智辉
12
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为 波形图
R S Q
Q
置1 保持 置1 置0
在数字电路中，凡根据输入信号R、S情况的 不同，具有置0、置1和保持功能的电路，都 称为RS触发器。
2020/7/31
华东交通大学电气学院 付智辉
14
集成基本RS触发器
2S
VCC 4S 4R 4Q 3SA 3SB 3R 3Q
VDD 4S 4R 1Q 2R 2S 3Q 2Q
16 15 14 13 12 11 10 9 74LS279
所以，触发器可以记忆1位二值信号。根据逻 辑功能的不同，触发器可以分为RS触发器、 D触发器、JK触发器、T和T´触发器；按照结 构形式的不同，又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器。
2020/7/31
华东交通大学电气学院 付智辉
4
4.1.1 基本RS触发器
电 路 组 成 和 逻 辑 符 号
第四章 时序逻辑电路
学习要点： •触发器的逻辑功能及使用 •时序电路的分析方法和设计方法 •计数器、寄存器等中规模集成电路的逻 辑功能和使用方法
2020/7/31
华东交通大学电气学院 付智辉
1
第4章 时序逻辑电路
4.1 触发器
4.2 时序逻辑电路的分析和设计方法
4.3 时序单元电路及时序MSI应用
华东交通大学电气学院 付智辉
15
Q
G1 &
S
G3 &
4.1.2 时钟触发器的功能
1、同步RS触发器
Q
Q
Q
Q
Q
& G2
R
& G4
Q
Q
S CP R
1S C1 1R
S CP R (a) 逻辑电路
S CP R (b) 曾用符号
S CP R (c) 国标符号
CP＝0时，R=S=1，触发器保持原来状态不变。
CP＝1时，工作情况与基本RS触发器相同。
2020/7/31
华东交通大学电气学院 付智辉
7
Q 10
&
S1
01 Q
&
1R
RS 10 01 11
Q 0 1 不变
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
2020/7/31
华东交通大学电气学院 付智辉
8
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1
与输入及现态Qn之间的逻辑关系式
2020/7/31
华东交通大学电气学院 付智辉
11
状态图
描述触发器的状态转换关系及转换条件的图形称为状态图 10/
×1/
0
1
1×/
01/ ①当触发器处在0状态，即Qn=0时，若输入信号 RS＝01或 11，触发器仍为0状态；
再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都
将变成0状态，这种情况称将触发器置0或复位。R端称为触发
器的置0端或复位端。
2020/7/31
华东交通大学电气学院 付智辉
6
Q1
0Q
RS
Q
10
0
&
&
01
1
S0
1R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
退出
2020/7/31
华东交通大学电气学院 付智辉
2
2020/7/31
4.1 触发器
4.1.1 基本RS触发器
4.1.2 时钟触发器的功能
4.1.3 时钟触发器的触发方式
4.1.4 集成触发器
4.1.5 不同类型触发器间的转换
退出
华东交通大学电气学院 付智辉
3
触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状 态或1状态； 当输入信号消失后，所置成的状态能够保 持不变。
2020/7/31
华东交通大学电气学院 付智辉
9
特性表（真值表）
态现 ，态 也： 就触 是发 触器 发接 器收 原输 来入 的信 稳号 定之 状前 态的 。状
R S Qn
00 0 0 01 01 0 01 1 10 0 10 1
11 0 11 1
Q n1
不用 不用
0 0 1 1
0 1
功能
不允许
Q n1 0
？ Q 1
1Q
&
&
S0
0R
RS 10 01 11 00
Q 0 1 不变 不定
④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时撤除 后，将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况，这就是基本RS触发器的约束条件。
置1
不 允
不 确
置1
许定
2020/7/31
华东交通大学电气学院 付智辉
13
基本RS触发器的特点
（1）触发器的次态不仅与输入信号状态有关，而且与触 发器的现态有关。
（2）电路具有两个稳定状态，在无外来触发信号作用时， 电路将保持原状态不变。
（3）在外加触发信号有效时，电路可以触发翻转，实现 置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系， 即有约束条件。