计算机组织与体系结构 课后习题答案

体系结构课后习题答案

第二章

1，设A,B,C的内存地址分别是A[i],B[i],C[i],i从1到1000

LOAD M (A[i])

ADD M (B[i])

STOR M(C[i])

2, a LOAD M (2) 00000001|000000000010

b 一次

3,在IAS机上读取一个值的过程如下：

IR中操作码→控制总线，存储器地址X→MAR,MAR中值→地址总线

X中数据→数据总线，数总线地址→MBR

写入一个值：

IR中操作码→控制总线，存储器地址X→MAR,MAR值→地址总线

MBR值→数据总线，数据总线值→X

4,程序代码：LOAD M(0FA)

ADD M(0FB)

LOAD M(0FA)

JUMP +M(08D,0:19)

LOAD –M(0FA)

ADD M(0FB)

程序代码意图：首先装入0FA值，然后与0FB相加，再装入0FA值，若AC中值非负，取0FA左指令再装入－（0FA）将0FB的值相加后装入AC中

5，如图所示

6,便于同时存取两个连续地址序号的存储单元，提高访问速度

7,(1)存储器数据传输率快了32倍

(2)数据通道最大数目增大了一倍

(3)单通道最大数据传输速率提升了5倍。各种技术的使用，提升了整机的性能。

8,回答正确，但是不适合用户理解。MAC机的时钟速率是1.2ghz，P4为2.4ghz，而时钟速率在一定程度上反映了计算机的执行速度，所以P4的机器可能是目前最符合用户要求的机型。

9,在这种表示方法中，10个管表示了十个数字，而使用二进制可以表示错误!未找到引用源。个数字

10,（画图）略

11，MIPS=错误!未找到引用源。*错误!未找到引用源。

12,∵MIPS=错误!未找到引用源。*错误!未找到引用源。

∴CPI(VAX)=5,CPI(IBM)=1.39

IC≈错误!未找到引用源。

13,CPI=(1+2+2+2)/错误!未找到引用源。=7*错误!未找到引用源。

MIPS=错误!未找到引用源。*错误!未找到引用源。=错误!未找到引用源。*错误!未找到引用源。=5.71*错误!未找到引用源。

T=7*错误!未找到引用源。*错误!未找到引用源。=1.75*错误!未找到引用源。

14,a:算术平均法适用于较多程序，抖动较大

调和平均发适用于较少程序，抖动较小

b:计算机A Ra=1/4×(100+0.1+0.2+1)≈25 MIPS

Rb=4/(1/100+10+5+1)=0.25 MIPS

计算机B Ra=1/4×(10+0.1++1+1/8)=3.06

Rb=4/(0.1＋1＋10＋8)＝0.21

计算机C Ra=1/4×(5+5+2+1)=3.25

Rb=4/(0.2+0.2+0.5+1)＝2.1

故C>A>B

第三章

1 步骤一

存储器CPU寄存器

1 0011 1 pc

2 5940 ac

3 26 0011 ir

5 0003

6

步骤二

存储器CPU寄存器

1 0011

2 pc

2 5940 000

3 ac

3 26 0011 ir

5 0003

6

步骤三

存储器CPU寄存器

1 0011

2 pc

2 5940 000

3 ac

3 26 5940 ir

5 0003

6

940 0003

步骤四

存储器CPU寄存器

1 0011 3 pc

2 5940 0006 ac

3 26 5940 ir

5 0003 3＋3＝6

6

940 0003

步骤五

存储器CPU寄存器

1 0011 3 pc

2 5940 0006 ac

3 26 26 ir

5 0003

6

940 0003

步骤六

存储器CPU寄存器

1 0011 4 pc

2 5940 0006 ac

3 26 26 ir

5 0003

6 0006

3.2步骤一中详细解释:

Pc中内容为300，将PC→MAR，然后将第一条指令装入数据总线，数据总线→MBR，MBR→IR

3.3 (a)最大可直接寻址的容量是错误!未找到引用源。b

(b),1,取一次指令要两次访问存储器

2,将降低存储器容量

(c) 程序计数器和指令寄存器各需要24位和8位。

3.4

(a)0~(错误!未找到引用源。)

(b) 0~(错误!未找到引用源。)

(c)I/O模块与CPU互连的特点

(d) 错误!未找到引用源。个，1个。因为总共只有16位cpu地址，故处理器只能支持（16－I/O端口位数）的位数

3.5

T=1/2*错误!未找到引用源。,外部数据总线L1=16，L=32

(1)f=1/t=2*错误!未找到引用源。∴v=错误!未找到引用源。*f≈错误!未找到引用源。b/s

(2)能提高性能，由公式v＝1/T* 错误!未找到引用源。可知f与L变大都可以提高传输

速率

3.6

(1)电传输入→INPR

INPR→CPU（经I/O模块）

CPU→OUTR（经I/O模块）

OUTR→电传输出

(2)设置优先级，cpu处理为1，cpu通过I/O模块向外输出或者输入为2，电传输入/输出为3.设置中断允许位，当优先级较低的操作遇到高优先级操作的中断请求时，置IEN＝1，允许中断，从而实高速cpu处理与低速I/O处理的协调。

3.7

(1)错误!未找到引用源。

(2)传指令时，为相同的传输速率

传数据时，仍然为错误!未找到引用源。倍差

3.8这段时间一定比时钟周期小。

因为链式反应在一个时钟周期开始的时候应判断各主控方的优先级，只有该时间周期小于时钟周期才能即调整优先级又实现各主控方各自的操作。

3.9减小工作量，提高效率。因为不用判断优先级为16的设备的TR线，任一高优先级设备可抢占该设备时间片，只有TR0－TR15都无效时，TR16自然使用时间片。

3.10 (1) 因为中断就是为了提高高速设备的使用效率，平衡高低速设备。故优先级越低，其

速率就越低，其余高优先级操作耗时都比其少，所以TR16的平均等待时间就最低。

（在该特定设备中）

(2) 若其余操作一直请求使用时间片，这种条件下不成立。

3.11

（a）时钟周期T = 1 / f = 100 ns

读总线周期= 2.5T = 250 ns

（b）250 – 20 = 230 ns

处理器至少应在230ns时将数据放到总线上

3.13

（a）总线时钟周期= 1 / f * 109 ns =200 ns

Write信号宽度= 50 * 200 = 1000