数字电路逻辑设计试卷 (1)
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。
2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。
4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。
5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。
二．选择题(10)1．当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。
a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。
a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。
TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。
2．举例说明什么叫竞争冒险－现象。
门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。
数字电路与逻辑设计试题 (1)
《数字电路与逻辑设计》试题3参考答案一. 填空题(10)1． 一个触发器有Q 和Q 两个互补的输出引脚，通常所说的触发器的输出端是指 Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。
2． 我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的 与或 表达式，也可表示为逻辑函数的 或与 表达式。
3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为 计数 器，当对周期性的规则脉冲计数时，称为 定时 器。
4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 33H 。
5．在5V 供电的数字系统里，所谓的高电平并不是一定是5V ，而是有一个电压范围，我们把这个电压范围称为 高电平噪声 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 低电平噪声 容限。
二. 选择题(10)1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b结构，否则会产生数据冲突。
a. 集电极开路；b. 三态门；c. 灌电流；d. 拉电流2．TTL 集成电路采用的是 b 控制，其功率损耗比较大；而MOS 集成电路采用的是 a 控制，其功率损耗比较小。
a. 电压；b.电流；c. 灌电流；d. 拉电流3． 欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。
a. 编码器；b. 译码器；c. 多路选择器；d. 数值比较器；e. 加法器；f. 触发器； ｇ. 计数器； h. 寄存器4． 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
a. 二进制码； b. 循环码； c. ASCII 码； d. 十进制码5． 根据最小项与最大项的性质，任意两个不同的最小项之积为 0 ，任意两个不同的最大项之和为1 。
专科《数字电路与逻辑设计》_试卷_答案
专科《数字电路与逻辑设计》一、（共75题,共150分）1. 多少个二进制数字可以组成一位十六进制数字?（）（2分）A.2B.3C.4D.5.标准答案：C2. 二进制数(1111101.0101)2转换为八进制为:（）（2分）A.037.25B.175.24C.125.3l25D.761.2.标准答案：B3. 十进制数9的8421码为（）。
（2分）A.1000B.1011C.1001D.1010.标准答案：C4. 二进制数?0.1011的原码是（）。
（2分）A.1.1011B.0.1011C.1.0100D.1.0101.标准答案：A5. 逻辑函数=（）。
（2分）A.A+ B+ CB.C.1D.0.标准答案：C6. 逻辑函数的F（A,B,C）=的标准与或式为（）。
（2分）A.B.C.D..标准答案：D7. 与逻辑函数F ＝相等的函数为（）。
（2分）A.ABB.C.D.AB+C.标准答案：D 8. 逻辑函数的反函数为（）（2分）A.B.C.D..标准答案：B9. 在下列三个逻辑函数表达式中,哪一个是最小项表达式？（）（2分）A.B.C.D..标准答案：A10. 逻辑函数式F ＝等于（）。
（2分）A.0B.1C.AD..标准答案：B11. 下列几种TTL电路中,输出端可实现线与功能的电路是（）。
（2分）A.或非门B.与非门C.异或门D.OC门.标准答案：D12. 典型的TTL与非门电路使用的电源电压为（）。
（2分）A.5 VB.3.6 VC.0.35 VD.3—18 V.标准答案：A13. 基本RS触发器在正常工作时,它的约束条件是,则它不允许输入S和R 的取值分别为（）。
（2分）A.0,0B.0,1C.1,0D.1,1.标准答案：D14. 若JK触发器的J＝0,K＝0,在CLK触发后,输出Q的状态为( )。
（2分）A.0B.1C.不变D.与前一状态Q反相.标准答案：C15. 主从型JK 触发器的特性方程( )。
湖大数字电路与逻辑设计试卷答案
数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。
2．二进制数转换成十进制数的方法为：按权展开法。
3．十进制整数转换成二进制数的方法为：除2取余法，直到商为0 止。
4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。
5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+ ”，“+ ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。
称为原函数F的反函数，或称为补函数6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。
对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为0 。
7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。
对于任何一个最大项，只有一组变量取值使它为0 ，而变量的其余取值均使它为 1 。
8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。
，保证了各相邻行(列)之间只有一个变量取值不同。
9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内没有变化的那些变量。
求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。
10．逻辑问题分为完全描述和非完全描述两种。
如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。
《数字逻辑设计及应用》在线作业1附满分答案
试卷总分:100 得分:100
一、单选题 (共 7 道试题,共 42 分)
1.逻辑式A+B（C+D）的对偶式是
A.AB+CD
B.A(B+CD)
C.ABCD
D.A+B+C+D
答案:B
2.属于组合逻辑电路的部件是（ ）
A.编码器
B.寄存器
C.触发器
D.计数器
答案:A
答案:D
更多加微 boge30619
6.L=AB+C 的对偶式为：（ ）
A.A+BC
B.(A+B)C
C.A+B+C
D.ABC
答案:B
7.n级触发器构成的环形计数器，计数模是
A.n
B.2n
C.2n -1
D.2n
答案:A
二、多选题 (共 2 道试题,共 18 分)
8.幅度为Vm的矩形脉冲的上升沿时间tr是指从（）上升到 （）之间的时间间隔。
A.0.1Vm
B.0.2Vm
C.0.算是
A.与
B.或
C.非
D.相除
答案:ABC
三、判断题 (共 8 道试题,共 40 分)
10.相同逻辑功能的TTL电路和CMOS电路相比，前者功耗大。
答案:正确
11.某门电路对正逻辑而言是与非门，对负逻辑而言则是或非门。
答案:正确
12.扭环形计数器都是不能自启动的。
答案:错误
13.（1000）8421BCD表示十进制数10。
答案:错误
14.若A＋B＝A＋C，则一定是B＝C。
答案:错误
15.一个十进制计数器，可以作为十分频器使用。
数字逻辑试卷及答案
数字逻辑试卷及答案0(共5页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--《数字电路与逻辑设计》模拟试卷1试题卷注意：1.试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。
请监考老师负责监督。
2.请各位考生注意考试纪律，考试作弊全部成绩以零分计算。
3.本试卷满分100分，答题时间为90分钟。
4.本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。
一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1. 下列四个数中，最大的数是 。
[A] (AF)16 [B] (0010)8421BCD[C] ()2 [D] (198)104. 对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为 。
[A] 2 [B] 8 [C] 16 [[A] OC 门[B] PMOS [C] NMOS [D] CMOS[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X5. 以下各电路中，可以产生脉冲定时。
[A] 多谐振荡器[B] 单稳态触发器[C] 施密特触发器[D] 石英晶体多谐振荡器[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器7. 同步时序电路和异步时序电路比较，其差异在于后者。
[A] 没有触发器[B] 没有统一的时钟脉冲控制[C] 没有稳定状态[D] 输出只与内部状态有关[A] 触发器[B] 晶体管[C] MOS管[D] 电容9. 当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。
[A] 组合逻辑电路[B] 时序逻辑电路[C] 存储器[D] 数模转换器[A] 2[B] 4[C] 8[D] 32二、多项选择题(本大题共5小题，每小题3分，共15分)在每小题列出的四个选项中有二至四个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
北语15春《数字电路与逻辑设计》作业1试卷_最新
北语15春《数字电路与逻辑设计》作业1一、单选题：1.若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用( )个触发器。
(满分:5)A. 2B. 3C. 4D. 102.若在编码器中有50个编码对象，则要求输出二进制代码位数为( )位。
(满分:5)A. 5B. 6C. 10D. 503. (满分:5)A. AB. BC. CD. D4.下列触发器中，没有约束条件的是( )。
(满分:5)A. 基本RS触发器B. 主从RS触发器C. 同步RS触发器D. 边沿D触发器5. (满分:5)A. AB. BC. CD. D6.一个16选一的数据选择器，其地址输入（选择控制输入）端有( )个。
(满分:5)A. 1B. 2C. 4D. 167.某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要( )时间。
(满分:5)A. 10μSB. 80μSC. 100μSD. 800ms8. (满分:5)A. AC. CD. D9. (满分:5)A. AB. BC. CD. D10. (满分:5)A. AB. BC. CD. D11. (满分:5)A. AB. BC. CD. D12. (满分:5)A. AB. BC. C13. (满分:5)A. AB. BC. CD. D14. (满分:5)A. AB. BC. CD. D15. (满分:5)A. AB. BC. CD. D16.用二进制异步计数器从0做加法，计到十进制数178，则最少需要( )个触发器。
(满分:5)A. 2B. 6C. 7D. 8E.1017. (满分:5)A. AB. BC. CD. D18. (满分:5)A. AB. BC. CD. D二、多选题：1. (满分:5)A. AB. BC. CD. D2. (满分:5)A. AB. BC. CD. D15春《数字电路与逻辑设计》作业2一、单选题：1.与CT4000系列相对应的国际通用标准型号为( )。
数字电路与逻辑设计复习题
22. (8A)H=(
)10
23. 数制转换及表示：(BCD 码为 8421BCD 码)
（１） （１１１０００１）2＝（ （２） （３５.１２５）10＝（
）10＝（
）16
）2＝（
）BCD
24. 用代数法可把逻辑函数 Z = AB + ABD + AC + BCD 化简为
_________________________。
A B 悬空
&
F = AB
A B
（A）
& F = AB
Aபைடு நூலகம்B
悬空
（B）
≥1 F = A+B
（C）
A B
≥1 F = A+B
A B
≥1 F = A+B
100Ω
5.1KΩ
（D）
（E）
数字电路与逻辑设计
第 2 页 共 15 页
数字电路与逻辑设计复习题
19. 已知某组合电路的卡诺图如图所示,则此组合电路为_____。
25. 要把逻辑函数 Z = A BC DE 用与或非门来实现，应写成__________________。
26. 由ｎ个Ｄ触发器构成的环形计数器，其有效计数状态共有_____个。 三、作图题 (注:请按题目要求绘出波形图或电路图等)
1. 如图（a）所示，电路是由 T’触发器构成的计数电路，试画出与图（ｂ）时钟脉冲
输出
P1
P2
10
11
00
00
输入 ABC 100 101 110 111
输出 P1 P2 11 01 00 01
3. 已知Ａ、Ｂ、Ｃ、Ｄ的波形，如图所示。请画出逻辑函数Ｆ的波形。已知：
《数字电路与逻辑设计》试题及答案
《数字电路与逻辑设计》试题院校_ _ 年级_____ _____ 专业 层次 专升本 姓名______________ 分数______________一. 填空题(每小题2分，共10分)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式 唯一的，而其标准表达式 唯一的。
2．任意两个最小项之积为 ，任意两个最大项之和为 。
3．对于逻辑函数BC C A AB F ++=，为了化简，利用逻辑代数的基本定理，可表示为C A AB F +=，但这可能引起 型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为A A +。
4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 。
5．在3.3V 供电的数字系统里，所谓的高电平并不是一定是3.3V ，而是有一个电压范围，我们把这个电压范围称为 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 容限。
二. 选择题(每小题2分，共10分)1．在下列程序存储器的种类中，可在线改写的有 。
a. PROM ；b. E 2PROM ； c. EPROM ； d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 。
a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。
下列各项中，为组合逻辑电路的是 ，为时序逻辑电路的是 。
a. 触发器； b. 译码器； c. 移位寄存器；d. 计数器；e. 加法器； f. 编码器； ｇ. 数值比较器； h. 寄存器； i. 多路选择器4． 卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
数字电路与逻辑设计1—4章题库
第一章1. 用卡诺图将逻辑函数012567Y A B C m =∑（、、）（、、、、、）化成最简的与或式。
（A ）2. 用卡诺图将逻辑函数014567Y A B C m =∑（、、）（、、、、、）化成最简的与或式。
（A ）3．用卡诺图将逻辑函数(,,,)(2,5,11,14)(0,3,6,7,9,10,13,15)Y A B C D m d =+∑化成最简的与或式。
（B ）4．用卡诺图将逻辑函数(,,,)(0,2,11,13,14)(8,9,10,12,15)Y A B C D m d =+∑化成最简的与或式。
（B ）5．用卡诺图将逻辑函数(,,,)(1,7,8)(3,5,9,10,12,14,15)Y A B C D m d =+∑化成最简的与或式。
（B ）6．用卡诺图将逻辑函数)151052()141187630(),,,(，，，，，，，，，d m D C B A Y +=∑化成最简的与或式。
（B ）7．用卡诺图将逻辑函数)1510652(1411743D 、、、、）、、、、（）、、、（d m C B A Y +∑=化成最简的与或式。
（B ）8．用卡诺图将逻辑函数)30(7421、）、、、（）、、（d m C B A Y +∑=化成最简的与或式。
（B ） 9．用卡诺图将逻辑函数）、、、、、、、、（）、、、（141210985210D m C B A Y ∑=化成最简的与或式。
（B ）10．用卡诺图将逻辑函数''Y AC ABC ACD CD =+++化成最简的与或式。
（B ） 11．用卡诺图将逻辑函数Y C ABC =+化成最简的与或式。
（B ）12．用卡诺图将逻辑函数'''Y AB C BC A BC D =++化成最简的与或式。
（B ） 13．用卡诺图将逻辑函数'''Y AB A C BC C D =+++化成最简的与或式。
数字电路与逻辑设计试题与答案
数字电路与逻辑设计(1)班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++=C. E )E D C C A (F ⋅++=D. E )(D A F ⋅++=E C C6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
数字电路与逻辑设计期末复习试题3套(大学期末复习资料).docx
试题一一、填空题。
(每空1分，共30分)。
1、(11001.01)2 =( )8=( )|6=( )102、十进制整数转换成二进制时采用 ______ 法；十进制小数转换成二进制时采用 _______ 法。
3、由三种最基本的逻辑关系有导出的几种常用的逻辑运算 ________ 、4、逻辑函数有四种表示方法，它们分别是 _______ 、_____ 、____ 和 _______ O5、消除竞争冒险的方法有 _____ 、______ 、_____ 等。
6、按逻辑功能分类，触发器可分为 _______ 、_______ 、________________ 等四种类型。
7、从结构上看，吋序逻辑电路的基本单元是 ___________ 。
8、J K触发器特征方程为____________ o9、A/D转换的一般步骤为：取样、 _______ 、_______ 、编码。
10、___________________________________________________ 一个EPROM有18条地址输入线，其内部存储单元有_____________ 个。
11、_____________________________ D/A转换器的主要参数有、和o12、__________________________________________________ 就逐次逼近型和双积分型两种A/D转换器而言，____________________ 的抗干扰能力强， _______ 的转换速度快。
二、选择题。
(每题1分，共15分)1、以下说法正确的是()：(A)数字信号在大小上不连续，时间上连续，模拟信号则反之；(B)数字信号在大小上连续，时间上不连续，模拟信号则反之；(C)数字信号在大小和时间上均连续，模拟信号则反之；(D)数字信号在大小和吋间上均不连续，模拟信号则反之；2、A+BC=()。
(A)A+B (B) A+C (C) (A+B) (A+C) (D) B+C3、具有“有1出0、全0出1”功能的逻辑门是()。
数字电路与逻辑设计试题及答案2套
1. 三极管有NPN 和PNP 两种类型，当它工作在放大状态时，发射结＿＿＿＿，集电结＿＿＿＿＿＿；NPN 型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。
2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿逻辑赋值。
一种电路假设在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。
3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。
4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿＿＿。
5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、＿＿＿＿触发器、＿＿＿＿触发器和＿＿＿＿触发器。
6. 以下图所示电路中，Y 1 ＝＿＿＿＿＿＿；Y 2 ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿＿。
1.A. B. C. 2. 在以下三个逻辑函数表达式中，＿＿＿＿是最小项表达式。
A ．B A B A )B ,A (Y += B.C B C B A BC A )C ,B ,A (Y ++= C.C AB ABC B C A C B A )D ,C ,B ,A (Y +++⋅⋅=3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿A ．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 4．采用OC 门主要解决了＿＿＿＿＿A ．TTL 与非门不能相与的问题 B. TTL 与非门不能线与的问题 C. TTL 与非门不能相或的问题5．*触发的特性表如下〔A 、B 为触发器的输入〕其输出信号的逻辑表达式为＿＿＿A ． Q n+1＝A B. n n 1n Q A Q A Q +=+ C. n n 1n Q B Q A Q +=+三、化简以下逻辑函数，写出最简与或表达式：〔共20分〕 1． Y 2＝Σm 〔0，1，8，9，10，11〕 2． Y 3见如下卡诺图四、分析设计题 (共 30分)1．四选一数据选择器的功能见下表，要实现Y 〔A ，B ，C 〕＝Σm 〔1，4，6，7〕功能，芯片应如何连接，画出电路连接图〔需写出必要的解题步骤〕〔20分〕1 2 发器的初始状态均为"0〞〔10分〕。
数字电路试卷及答案
数字电路试卷及答案(一)一、填空题(每空1分，共5分)1、CMOS与非门的未用输入端应连接到逻辑( 1 )电平或者输入信号连接端上。
2、DAC的功能是将( 数字)输入成正比地转换成模拟输出。
4 EPROM可存储一个( 9 )输入4输出的真值表。
⨯3、5124、74X163的RCO输出有效条件是：仅当使能信号( ENT )有效，并且计数器的状态是15。
5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101 )2、二、单项选择题：从以下题目中选择唯一正确的答案。
(每题2分，共10分)1、八路数据分配器的地址输入端有( B )个。
A、 2B、3C、 4D、 52、以下描述一个逻辑函数的方法中( C )只能唯一表示。
A、表达式B、逻辑图C、真值表D、波形图3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的( B )。
A、状态数目更多B、状态数目更少C、触发器更多D、触发器更少4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为( D )。
A、 2B、3C、 4D、55、下列各逻辑函数式相等，其中无静态冒险现象的是( D )。
A、F=B’C’+AC+A’BB、F=A’C’+BC+AB’C、F=A’C’+BC+AB’+A’BD、F=B’C’+AC+A’B+BC+AB’+A’C’三、组合电路分析：(共10分)B=BC 最简和之积表达式。
(4分) 解：F+A'BC'+AB=1、求逻辑函数F(2)、已知逻辑函数F=W+XZ+XY，请写出与该函数对应的最小项列表表达式：F=ΣWXYZ( ) (3分)F=ΣWXYZ( 5，6，7，8，9，10，11，12，13，14，15 )数字电路试卷及答案(二)一、【单项选择题】(本大题共20小题，每小题2分，共40分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
数字电路与逻辑设计考核试卷
D.触发器
12.以下哪些是数字电路设计中常用的设计原则？( )
A.最小化原则
B.最优化原则
C.模块化原则
D.可测试性原则
13.以下哪些部件可以实现数字信号的放大和驱动？( )
A.逻辑门
B.触发器
C.译码器
D.驱动器
14.以下哪些是常见的数字电路测试方法？( )
A.静态测试
B.动态测试
C.功能测试
A. RS触发器
B.加法器
C. D触发器
D. JK触发器
2.以下哪些逻辑门可以实现“逻辑非”功能？( )
A.非门
B.或非门
C.与非门
D.异或门
3.以下哪些编码方式属于二进制编码？( )
A. BCD码
B.格雷码
C.汉明码
D. 8421码
4.以下哪些是组合逻辑电路的例子？( )
A.译码器
B.计数器
C.多路选择器
4.二进制编码中，8421码是一种______编码方式。
5.在时序逻辑电路中，触发器在______的作用下改变状态。
6.数字电路设计中，为了减少“竞争-冒险”现象，可以采取增加______或使用______等方法。
7.在数字电路中，______用于实现数据的串行到并行转换，而______用于实现数据的并行到串行转换。
A.时钟信号
B.同步复位
C.异步复位
D.双沿触发
（结束）
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.在数字电路中，基本逻辑门包括与门、或门、非门和______门。
2.一个触发器能够存储一个二进制位，通常称为一个______。
3.在组合逻辑电路中，输出仅仅取决于输入信号的______和______。
专升本《数字电路与逻辑设计》_试卷_答案
专升本《数字电路与逻辑设计》_试卷_答案专升本《数字电路与逻辑设计》⼀、（共75题,共150分）1. 将⼗进制数(6.625)转换成⼆进制表⽰,其值为:（）（2分）A.(110.110)2B.(110.101)2C.(10.101)2D.(10.110)2标准答案：B2. 使⽤⼆进制的补码,求的结果? （）（2分）A.110100102B.111010002C.110100002D.l10100012标准答案：D3. 对应的2421码为（）。
（2分）A.10111110B.10001011C.01011000D.00110100 标准答案：A4.下列有关的叙述,哪个正确? ( ) （2分）A.B.C.D.标准答案：B5. 逻辑函数Y＝( ) （2分）A.B.C.1D.0标准答案：A6. 将逻辑函数Y＝化简为最简式( ) （2分）A.B.C.D.标准答案：D7. 根据最⼩项的性质,任意两个不同的最⼩项之积为( ) （2分）A.1B.C.0D.不确定标准答案：C8. 两输⼊与⾮门输出为1时,输⼊必须（）。
（2分）A.两个同时为1B.两个中⾄少有⼀个为1C.两个同时为0D.两个中⾄少有⼀个为0标准答案：D9. 下列逻辑门中哪⼀种门的输出在任何条件下可以并联使⽤？（）（2分）A.具有推拉式输出的TTL与⾮门B.TTL集电级开路门(OC门)C.普通CMOS与⾮门D.CMOS三态输出门标准答案：B10. 组合逻辑电路中的险象是由于( )引起的。
（2分）A.电路未达到最简B.逻辑门类型不同C.电路中的时延D.电路有多个输出标准答案：C11. 当T触发器的次态等于现态时,T触发器的输⼊端T=（）。
（2分）A.0B.1C.QD.标准答案：A12. 与⾮门基本RS触发器的约束⽅程是( ) （2分）A.B.R+S=1C.D.R?S＝0标准答案：B13. JK触发器的J＝1,K＝0,当触发信号到达后,输出Q的状态为( ) （2分）A.不变B.0C.1D.与前⼀状态Q反相标准答案：C14. 完全确定原始状态表中的五个状态A、B、C、D、E,若有等效对A和B,B和D,C和E、则最简状态表中只含多少个状态？ ( )（2分）A.1B.2C.3D.4标准答案：B15. 某4位加法计数器,输出端,⽬前为1101,经过5个脉冲输⼊后,计数器的输出端应为( )（2分）A.1101B.0010C.0000D.1111标准答案：B16. 4路数据选择器应有( )个选择控制端（2分）A.8B.4C.2D.1标准答案：C17. 如果要设计⼀个偶校验产⽣器,则使⽤下列哪种组件电路最简单？（2分）A.7486B.7432C.7400D.74138标准答案：D18. 共阴极的七段显⽰器,若要显⽰数字“5”,则a、b、c、d、e、f、g中哪些为“1”? ( ) （2分）A.a、c、d、f、gB.b、c、e、f、gC.a、dD.b、e标准答案：A19. 555IC本⾝电路⼤致可分成五部份,即电阻分压器、电压⽐较器、基本R-S触发器、输出驱动器及下列哪⼀部份? ( ) （2分）A.触发电容B.充电⼆极管C.逆向⼆极管D.放电三极管标准答案：D20. ⼀般各种PLD组件的输出部分为:( ) （2分）A.与门阵列B.或门阵列C.⾮门阵列D.与⾮门阵列标准答案：B21. 逻辑函数可以表⽰成( ) （2分）A.B.C.D.标准答案：A,C,D22. 与晶体三极管相⽐,MOS管具有的特点是( ) （2分）A.受温度影响⼤B.功耗低C.便于集成D.带负载能⼒强标准答案：B,C23. 下列有关组合电路中险象的叙述正确的有哪些? （2分）A.是⼀种暂时的错误B.可以⽤增加冗余项的⽅法消除险象C.是⼀种预期的错误D.是⼀种临界竞争现象标准答案：A,B,D24. 下列触发器中,( )可作为同步时序逻辑电路的存储元件。
(完整版)数字电路与逻辑设计试卷
一．选择题（在每题的备选答案中选出一个正确的答案，并将正确答案的号码填在题干的括号内。
1．在逻辑关系中，决定事物结果的诸条件中，只需有任何一个知足，结果就会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系2．以下图电路，输出Y 为（）A． 0B．1C．AB D ．高阻态3．已知 Y1AB，Y2 A B ，则Y1和Y2知足逻辑关系（）。
A．Y1Y2B．Y1Y2C．Y1Y21D．Y1Y204．某二位时序电路的状态变换图以下所示，从该图中能够判断这是一个（）计数器。
A ．二进制加法B ．二进制减法C．二位环型 D ．三进制5．图中所示电路的逻辑功能是（）A ． CMOS反相器B．传输门C．多谐振荡器D．单稳态触发器6．以下四个储存器中，储存容量最大的是（）A ． 1024× 2B ．1024× 4C． 2048× 2 D ．4096× 27．在逻辑关系中，决定事物结果的诸条件均知足，结果才会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系8．已知Y1AB,Y2 A B ,则 Y1和Y2知足逻辑关系（）A．Y1Y2B．Y1Y2C．Y1Y20D． Y1Y2 A B 9．以下图电路实现的逻辑关系是（）A．Y=0B． Y=A C．Y A B D．Y A B10．在数字系统中，将两个n位二进制数 A 、B 进行比较，以鉴别其大小的逻辑电路称为（）A ．加法器B ．译码器C．数据比较器D．数据选择器11．将 D触发器接成以下图电路，则Q n+1 =（）A ．Q nB ．C． 0 D ．112．1024×4位的RAM有（）位数据线。
A ．1024B． 10C． 8D． 4二．填空题1．八进制数52，其对应的二进制数为。
2．在数字电路中，能够起信号传输开关作用的电路是。
3．三态门有三种输出状态，分别是：0、 1 和。
4．在数字系统中 , 有多个信号同时出现, 对此中高优先级的信号进行编码, 达成这一功能的电路称为。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字逻辑电路》习题及参考答案
一、单项选择题
1．下列四个数中最大的数是( B )
A.(AF)16
B.(001010000010)8421BCD
C.(10100000)2
D.(198)10
2．将代码(10000011)8421BCD 转换成二进制数为（ B ）
A.(01000011)2
B.(01010011)2
C.(10000011)2
D.(000100110001)2
3．N 个变量的逻辑函数应该有最小项（ C ）
A.2n 个
B.n2 个
C.2n 个
D. (2n-1)个
4．下列关于异或运算的式子中，不正确的是( B )
A.A A=0
B. A A
=0
C.A 0=A
D.A 1= A
5．下图所示逻辑图输出为“1”时，输入变量（ C ）
ABCD 取值组合为
A．0000
B．0101
C．1110
D．1111
6．下列各门电路中，( B )的输出端可直接相连，实现线与。
A.一般T TL 与非门
B.集电极开路T TL 与非门
C.一般C MOS 与非门
D.一般T TL 或非门
7．下列各触发器中，图( B )触发器的输入、输出信号波形图如下图所示。
A.2n-n
B.2n-2n
C.2n
D.2n-1
.
n
9．下列门电路属于双极型的是( A ) A.OC 门 B.PMOS C.NMOS D.CMOS 10．对于钟控 R S 触发器，若要求其输出“0”状态不变，则输入的 R S 信号应为( A ) A.RS=X0 B.RS=0X C.RS=X1 D.RS=1X 11．下列时序电路的状态图中，具有自启动功能的是( B )
12．多谐振荡器与单稳态触发器的区别之一是( C ) A.前者有 2 个稳态，后者只有 1 个稳态 B.前者没有稳态，后者有 2 个稳态 C.前者没有稳态，后者只有 1 个稳态
D.两者均只有 1 个稳态，但后者的稳态需要一定的外界信号维持 13．欲得到 D 触发器的功能，以下诸图中唯有图（ A ）是正确的。
14．时序逻辑电路的一般结构由组合电路与（ B ）组成。
A ．全加器 B ．存储电路 C ．译码器
D ．选择器
15．函数 F = AB +AB 转换成或非－或非式为（ B ）
A. A B A B
B. A B A B
C. AB AB
D. A B A B
16．图示触发器电路的特征方程 Q n+1 =（ A ）
A.T Q + TQ n
B. TQ +TQ n
.
n
C. Q
.
D.T
17．图示 R OM 阵列逻辑图，当地址为 A 1A 0=10 时，该字单元的内容为（ C ）
A.1l10
B.0111
C.1010
D.0100
18．多谐振荡器有（ C ） A.两个稳定状态
B.一个稳定状态，一个暂稳态
C.两个暂稳态
D.记忆二进制数的功能
二、填空题
1．计算机内部使用的数字符号只有 2．将十进制数 175 转换成二进制数为
0 和 1 两个 。
10101111 。
3．二进制数(111010010)2 转换成十六进制数是
（1D2）16 。
4．如采用奇校验传送的数据部分为 0111001，则所加校验位应为 1 。
5．逻辑函数 F =A+ A B 可化简为
A+B 。
6．写出题 22 图示电路输出函数 F 的表达式 F=
A 。
7．TTL 门的输入端悬空，逻辑上相当于接 高 电平。
8．逻辑电路按其输出信号对输入信号响应的不同，可以分为 组合逻辑电路与时序 逻辑电路
两大类。
9．由 n 个变量构成的任何一个最大项有_2n -1
种变量取值使其值为 1。
.
10．正逻辑的或门可以是负逻辑的与门电路。
11．钟控触发器按逻辑功能可分为_ RS,D,JK,T 触发器等四种。
12．时序逻辑电路在任一时刻的稳定输出不仅与当时的输入有关，而且_ 还与过去时刻的电路状态有关。
.
13．逻辑函数F=A+ A B 可化简为A+B 。
14．逻辑函数F=A B + A B 的对偶函数F′=_ (A B)(A B) 。
15．RS、JK、D 和T四种触发器中，唯有RS触发器存在输入信号的约束条件。
16．构成一个模6的同步计数器最少要__3 个触发器。
17．门电路中衡量带负载能力的参数称为扇出系数N0 。
18．正逻辑的或非门电路等效于负逻辑的与非门电路。
19 ．图示触发器的特征方程为
Q n 1 Q n A 。
20．n 位触发器构成的环形计数器，也是一个n分频电路。
21．存在空翻现象的触发器是_ 电位式触发器。
22．组成一个模为60 的计数器，至少需要6个触发器。
三、计算化简题
1.用卡诺图法化简函数 F(A，B，C，D)=BC+D+ D(B C )(AD+B),求出最简“与或”表
达式。
解：
2.用卡诺图法化简函数F(A，B，C，D)=∑m(1,5,6,7,11,12,13,15)，求出最简“与或”表达
式。
解：
.
3．将逻辑函数F化简为最简“与或”表达式。
F A,B,C A( B C )( A B
C )ABC
解：
4．(1)用代数法将函数F化为最简与或式。
F=(A+B))(A+ B )( A +B)+ABC( A + B + C )
(2)用卡诺图法化简函数P。
P B(AD AD) BC C(AD AD)解：
5．试写出图所示 R OM 阵列逻辑图输出函数 F l 、F 2 的表达式，并说明分别与什么门电
路的逻辑功能等效。
(3 分)
解：
6.分析下列逻辑电路，写出输出函数 F 的表达式。
a,b,c 有哪些取值组合使 F 为 1。
解：
四、分析设计题
1.分析下图所示逻辑电路的功能，并请用异或门完成该功能。
解：
2.分析下图所示的P LA 阵列逻辑图，设A1A0，B1B0 均为两位二进制数，写出输出函数
表达式，且说明该电路功能。
解：
3.分析下列R OM 阵列逻辑图。
请写出函数F1、F2 的表达式。
-第 9 页 共 12 页
-
解：
4.试用较少的与非门和非门设计一个两位二进制数平方器，并画出逻辑图。
输入变量 AB 表示一个两位二进制数，输出 W XYZ 为四位二进制数。
输入端只提供原变量。
解：
5.分析下列同步时序电路。
(1)列出驱动的方程、状态方程。
(2)当 x 输入“1”时，列出 状态转换图，说明逻辑功能。
解：
6．已知输入信号 A、B、C 及输出函数 P1，P2 的波形如图所示。
试列出函数 P1，P2 的真值表及表达式，并用 3-8 译码器 74LSl38 及必要的门电路产生函数 P1、P2。
(8 分)
解：
7．试分析图示时序逻辑电路，写出驱动方程、状态方程和输出方程。
画出当X=l 时的状态图。
并说明此时该电路的功能。
设触发器的初态为00。
(8 分)
解：
.。