数电课后答案康华光第五版(完整)培训课件
康华光数电第五版PPT课件
3.6.1 各种门电路之间的接口问题
在数字电路或系统的设计中，往往将TTL和CMOS两种器件
混合使用，以满足工作速度或者功耗指标的要求。由于每种 器件的电压和电流参数各不相同，因而在这两种器件连接时
，要满足驱动器件和负载器件以下两个条件：
1) 驱动器件的输出电压必须处在负载器件所要求的输入电压范
围，包括高、低电压值（属于电压兼容性的问题）。
A B A B & ≥1 & L
A B A B
& ≥1 & L
A B A B
& & & L
A B
&
L = A B
逻辑门等效符号强调低电平有效
D0 D1 D2 D3 D4 D5 D6 D7
AL
IC
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
EN
AL RE = L
L=0
AL = 0 RE = 1
2. 正负逻辑等效变换
某电路输入与输出电平表 A L L H H B L H L H L H H H L
A 0 0 1 1
B 0 1 0 1
采用负逻辑
___或非门
L
0 0 0
A
1 1 0
B
1 0 1
正逻辑 负逻辑 与非 或非 与 或 非 非
0
0
1
3.5.2 基本逻辑门电路的等效符号及其应用
（4）采用推拉式输出级以提高开关速度和带负载能力 a)带负载能力
当O=0.2V时 当输出为低电平时，T4截止， T3饱和导通，其饱和电流全 部用来驱动负载
当O=3.6V时 T3截止，T4组成的电压跟随 器的输出电阻很小，输出高 电平稳定，带负载能力也较 强。 b)输出级对提高开关速度的作用 输出端接负载电容CL时， O由低到高电平跳变的瞬间， CL充电，其时间常数很小使 输出波形上升沿陡直。而当 O由高变低后， CL很快放电， 输出波形的下降沿也很好。
数电课后答案解析康华光第五版(完整)
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制2 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于4（2）127 （4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 (3)A B AB AB ⊕=+（A ⊕B ）=AB+AB 解：真值表如下A B A B ⊕ABAB A B ⊕AB +AB0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
《数字电子技术基础(数字部分)》康华光第五版答案
环境下的门电路。
表题 3.1.1 逻辑门电路的技术参数表
V / V OH (min)
V /V OL(max)
V / V IH (min)
V / V IL(max)
逻辑门 A
2.4
0.4
2
0.8
逻辑门 B
3.5
0.2
2.5
0.6
逻辑门 C
4.2
0.2
3.2
0.8
解：根据表题 3.1.1 所示逻辑门的参数，以及式（3.1.1）和式（3.1.2），计算出逻辑门 A 的
课后答案网
2.2.4 已知逻辑函数 L = AB + BC + C A ，试用真值表,卡诺图和逻辑图（限用非门和与非
门）表示
解:1>由逻辑函数写出真值表
A
B
C
L
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
2>由真值表画出卡诺图
3>由卡诺图,得逻辑表达式 L = AB + BC + AC
课后答案网
www.khd课后a答w案.网com
第一章 数字逻辑习题
1．1 数字电路与数字信号 1.1.2 图形代表的二进制数
010110100 1．1．4 一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例
MSB
LSB
012
11 12 （ms）
数电课后答案解析康华光第五版(完整)
gragnieban dAl l t h i ng st he i rb ei n gtllAdnaemitaat i me an d2>由真值表画出卡诺图eragniebnisgnihtllAdehtnisgnhtllAdnaet h 000=(Vcc-ehtnisgan dAl l t h i ni nt he i rb ei D I 4.5mA解：由逻辑电路写出逻辑表达式L AB AB A B=+=A 信号相同时，输出为1，不同时，输出为0如图所示试用2输入与非门设计一个3输入的组合逻辑电路。
当输入的二进制码小于；输入大于等于3时，输出为1。
根据组合逻辑的设计过程，首先要确定输入输出变量，列出真值表。
由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图Al l t h i ng si nt he *L A BC A BC=+=用2输入与非门实现上述逻辑表达式某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。
当满足以下条件时表示同意；有三人或三人以上同意，或者有两人同意，但其中一人是叫教练。
输入与非门设计该表决电路。
）设一位教练和三位球迷分别用A 和时表示不同意，输出L 表示表决结果。
me an dAl l t h i ng si n由卡诺图化简得L=AB+AC+AD+BCD由于规定只能用2输入与非门，将上式变换为两变量的与非 ****L AB AC AD BCD AB AC ==．3 判断图所示电路在什么条件下产生竞争冒险，怎at i me an dAl l t h i ng si nt he i rb 解： 根据电路图写出逻辑表达式并化简得*L A B = 当A=0，C=1时， 有可能产生竞争冒险，为消除可能产生的竞争冒险，L B B =+4.4.4 试用74HC147设计键盘编码电路，十个按键分别对应十进制数为8421BCD 码。
要求按键9的优先级别最高，并且有工作状态标志，以说明没有按键按下和按键0按下两种情况。
数电第五版_部分课后答案(清晰pdf康光华主编).txt
解:由图知该电路属于漏极开路门的线与输出
L E L4 E L1 L2 L3 E AB BC D
3．1．9 图题 3.1.9 表示三态门作总线传输的示意图，图中 n 个三态门的输出接到数据传 输总线，D1、D2、…、Dn 为数据输入端，CS1、CS2、…、CSn 为片选信号输入端。试问： (1)CS 信号如何进行控制，以便数据 D1、D2、…、Dn 通过该总线进行正常传输；(2)CS 信 号能否有两个或两个以上同时有效?如果 CS 出现两个或两个以上有效，可能发生什么情 况?(3)如果所有 CS 信号均无效，总线处在什么状态?
2 / 31
(3) A ABC ACD (C D) E A CD E
A ABC ACD (C D) E A(1 BC ) ACD (C D) E A(1 CD) ACD CDE A CD CDE A CD(1 E ) CDE A CD E
解： L ACD BCD ABCD ACD( B B) ( A A) BCD ABCD
ABCD ABCD ABCD ABCD ABCD m13 m9 m10 m 2 m15
(2) L A( B C )
L A( B C ) A ( B C ) A( BC BC ) BC ABC ABC BC ( A A) ABC A( B C ) ABC ABC ABC ABC ABC AB (C C ) AC ( B B ) ABC ABC ABC ABC ABC ABC ABC ABC ABC ABC ABC ABC m 7 m 5 m1 m 4 m 6
数电课件康华光电子技术基础-数字部分(第五版)完全
只读存储器是一种只能写入一次数据的存储器，写入后数据无法修改或删除。
ROM的优点是可靠性高、集成度高、功耗低等。
ROM的分类：根据编程方式的不同，可以分为掩膜编程ROM和紫外线擦除编程ROM。
RAM的分类
根据存储单元的连接方式不同，可以分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。
门电路的定义
门电路的分类
门电路的作用
根据工作原理和应用领域，门电路可分为与门、或门、非门、与非门、或非门等。
门电路在数字电路中起到信号传输、逻辑控制和状态转换等作用。
03
02
01
CMOS（Complementary Metal-Oxide Semiconductor）门电路采用互补晶体管实现逻辑运算，具有低功耗和高可靠性的特点。
发展趋势
随着微电子技术和计算机技术的不断发展，数字电路正朝着高速、高可靠性、低功耗、微型化的方向发展。同时，随着物联网、云计算、大数据等新兴技术的兴起，数字电路的应用领域将进一步拓展。
PART
02
数字逻辑基础
REPORTING
逻辑变量只有0和1两种取值，表示真和假、开和关等对立的概念。
逻辑变量
包括逻辑与、逻辑或、逻辑非等基本逻辑运算，以及与非、或非、异或等常用逻辑运算。
详细描述
THANKS
感谢观看
REPORTING
公式化简法
利用卡诺图的特点，通过圈0和填1的方式对逻辑函数进行化简。
卡诺图化简法
利用吸收律对逻辑函数进行化简，如A+A↛B=A+B。
吸收法
将多个相同或相似的项合并为一个项，如A+AB=A。
合并法
PART
03
电子技术基础数电部分课后答案(第五版康华光--
反馈延迟环节（ RC电路）：利用RC电路的充放电特路 的输出状态,以获得脉冲波形输出。
RC延时环节
开 关 电 路
8.3.1 由CMOS门电路组成的多谐振荡器
1. 电路组成
υo1与υo 反相,电容接在υo与υI之间:
C
0
t
2. 工作原理
（2）第二暂稳态电容放电，电路自动翻转到第一暂稳态
电容放电
vC
vI
当 v I =VTH 时，
vI
v O1
D1
vI
D2
G1
TP D3
vO1
TN
D4
R
v O 迅速使得G1截止、G2导通
υ O1 =1υ O =0 电路返回第一暂稳态
G2 VDD TP
vI VDD
VDD＋V＋
放电
VTH
导通
不变
3、555定时器功能表
阈值输入 (VI1)
×
2 3 VCC
2 3 VCC
2 3 VCC
输入
输出
触发输入
(VI2)
×
1 3 VCC
1 3 VCC
1 3 VCC
复位(RD) 0 1 1 1
输出 (VO)
0 1
0
不变
放电管 T
导通 截止
导通
不变
8.4.2 用555定时器组成施密特触发器
555
双555型号的最后几位数码
556
7555 7556
优点
驱动能力较大 低功耗、高输入阻抗
电源电压工作范围
5~16V
3~18V
负载电流
可达200mA
可达4mA
8.4.1 555定时器
最新数字电子技术基础-康华光第五版答案
第一章数字逻辑习题1．1 数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4 一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2 数制1.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于2−4（2）127 （4）2.718解：（2）（127）D= 27 -1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4 二进制代码1.4.1 将下列十进制数转换为8421BCD 码：（1）43 （3）254.25 解：（43）D=（01000011）BCD1.4.3 试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you 的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43 的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6 逻辑函数及其表示方法1.6.1 在图题1. 6.1 中，已知输入信号A，B`的波形，画出各门电路输出L 的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)A⊕ =B AB AB+ （A⊕B）=AB+AB解：真值表如下由最右边2栏可知，A⊕B与AB+AB的真值表完全相同。
电子技术基础(数字部分)第五版答案康华光
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 42. （2）127 （4）2.718解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H 72（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)ABABAB⊕=+（A⊕B）=AB+AB 解：真值表如下ABAB⊕ABABAB⊕AB+AB111111111111由最右边2栏可知，与AB+AB的真值表完全相同。
数电课后答案康华光第五版(完整)
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数1．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms频率为周期的倒数，f=1/T=1/=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于42（2）127 （4）解：（2）（127）D=72-1=（）B-1=（1111111）B=（177）O=（7F）H （4）（）D=B=O=H二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,33逻辑函数及其表示方法1.6.1在图题1. 中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)A B AB AB⊕=+（A⊕B）=AB+AB解：真值表如下由最右边2栏可知，A B⊕与AB+AB的真值表完全相同。
电子技术基础数电部分课后答案(第五版康华光3-2新ppt课件
I0Z（total) &1
+V DD RP
&
&1
IIH（total) &
… …
R IV V I p(max)
DD O H (min) O Z(total )IH(total )
n &1
m &
16
2. 三态与非门(TSL )
当EN= 3.6V时
三态与非门真值表
数据输入端
EN
输出端L
A
B
0
0
1
0
1
1
1
3.2 TTL逻辑门
3.2.1 BJT的开关特性
vI=0V时: iB0，iC0，vO＝VCE≈VCC，c、e极之间近似于开路, vI=5V时: iB0，iC0，vO＝VCE≈0.2V，c、e极之间近似于短路,
1
BJT的开关条件
工作状态
截止
条件
iB≈0
放大
0 < iB <
I CS
饱和 iB > I CS
逻辑真值表
输入A 0 1
输出L 1 0
逻辑表达式 L=A
D4 导8
3.2.4 TTL逻辑门电路
1. TTL与非门电路
多发射极BJT
b
b
c
e
T1
ce
e
e
A
&
B
LA B
9
TTL与非门电路的工作原理
• 当全部输入端为高电平时：
输出低电平
任一输入端为低电平时:
可变
很小，约为数 百欧，相当于 开关闭合
2
2. BJT的开关时间
BJT饱和与截止两种状态的相 互转换需要一定的时间才能完成。 从截止到导通 开通时间ton(=td+tr) 从导通到截止 关闭时间toff(= ts+tf)
电子专业技术基础(数字部分)第五版答案康华光
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 42. （2）127 （4）2.718解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H 72 （4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)ABABAB⊕=+（A⊕B）=AB+AB 解：真值表如下ABAB⊕ABABAB⊕AB+AB111111111111由最右边2栏可知，与AB+AB的真值表完全相同。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制2 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于4（2）127 （4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 (3)A B AB AB ⊕=+（A ⊕B ）=AB+AB 解：真值表如下A B A B ⊕ABAB A B ⊕AB +AB0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
2.1.3 用逻辑代数定律证明下列等式(3)()A ABC ACD C D E A CD E ++++=++ 解：()A ABC ACD C D E ++++ (1)A BC ACD CDE =+++ A A CD CDE =++ A CD CDE =++A CD E =++2.1.4 用代数法化简下列各式 (3)()ABC B C + 解：()ABC B C +()()A B C B C =+++AB AC BB BC CB C =+++++ (1)AB C A B B =++++AB C =+(6)()()()()A B A B AB AB ++++ 解：()()()()A B A B AB AB ++++()()A B A B A B A B =⋅+⋅+++B AB AB =++ AB B =+ A B =+AB =(9)ABCD ABD BCD ABCBD BC ++++ 解：ABCD ABD BCD ABCBD BC ++++()()()()()ABC D D ABD BC D C B AC AD C D B A C A D B A C D AB BC BD=++++=+++=+++=++=++2.1.7 画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门 (1)L AB AC =+(2)()L D A C =+(3)()()L A B C D =++2.2.2 已知函数L （A ，B ，C ，D ）的卡诺图如图所示，试写出函数L 的最简与或表达式解：(,,,)L A B C D BCD BCD BCD ABD =+++ 2.2.3 用卡诺图化简下列个式（1）ABCD ABCD AB AD ABC ++++ 解：ABCD ABCD AB AD ABC ++++()()()()()ABCD ABCD AB C C D D AD B B C C ABC D D =+++++++++ABCD ABCD ABCD ABCD ABCD ABCD ABCD =++++++（6）(,,,)(0,2,4,6,9,13)(1,3,5,7,11,15)L A B C D m d =+∑∑解：L A D =+（7）(,,,)(0,13,14,15)(1,2,3,9,10,11)L A B C D m d =+∑∑解:L AD AC AB =++2.2.4 已知逻辑函数L AB BC C A =++，试用真值表,卡诺图和逻辑图（限用非门和与非门）表示解:1>由逻辑函数写出真值表A B C L 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1112>由真值表画出卡诺图3>由卡诺图,得逻辑表达式L AB BC A C =++ 用摩根定理将与或化为与非表达式L AB BC A C AB BC A C =++=⋅⋅4>由已知函数的与非-与非表达式画出逻辑图第三章习题3.1 MOS 逻辑门电路3.1.1根据表题3.1.1所列的三种逻辑门电路的技术参数，试选择一 种最合适工作在高噪声环境下的门电路。
表题3.1.1 逻辑门电路的技术参数表 (min)/OH V VV OL(max)/V(min)/IH V V(max)/IL V V逻辑门A 2.4 0.4 2 0.8 逻辑门B 3.5 0.2 2.5 0.6 逻辑门C4.20.23.20.8解：根据表题3.1.1所示逻辑门的参数，以及式（3.1.1）和式（3.1.2），计算出逻辑门A 的高电平和低电平噪声容限分别为： NHA V =(min)OH V —(min)IH V =2.4V —2V=0.4V (max)NLA V =(max)IL V —(max)OL V =0.8V —0.4V=0.4V同理分别求出逻辑门B 和C 的噪声容限分别为: NHB V =1V NLB V =0.4V NHC V =1V NLC V =0.6V电路的噪声容限愈大,其抗干扰能力愈强,综合考虑选择逻辑门C3.1.3根据表题3.1.3所列的三种门电路的技术参数,计算出它们的延时-功耗积,并确定哪一种逻辑门性能最好表题3.1.3 逻辑门电路的技术参数表/pLH t ns /pHL t ns /D P mW 逻辑门A 11.216逻辑门B 5 6 8 逻辑门C10101解:延时-功耗积为传输延长时间与功耗的乘积,即DP = t pd P D根据上式可以计算出各逻辑门的延时-功耗分别为A DP =2PLH PHL t t +D P =(1 1.2)2ns +*16mw=17.6* 1210-J=17.6PJ 同理得出: B DP =44PJ C DP =10PJ,逻辑门的DP 值愈小,表明它的特性愈好,所以逻辑门C 的性能最好.3.1.5 为什么说74HC 系列CMOS 与非门在+5V 电源工作时,输入端在以下四种接法下都属于逻辑0: (1)输入端接地; (2)输入端接低于1.5V 的电源; (3)输入端接同类与非门的输出低电压0.1V; (4)输入端接10k Ω的电阻到地.解:对于74HC 系列CMOS 门电路来说,输出和输入低电平的标准电压值为: OL V =0.1V, IL V =1.5V ,因此有:(1) Vi =0< IL V =1.5V ,属于逻辑门0 (2) Vi <1.5V=IL V ,属于逻辑门0 (3) Vi <0.1<IL V =1.5V ,属于逻辑门0(4)由于CMOS 管的栅极电流非常小,通常小于1uA,在10k Ω电阻上产生的压降小于10mV 即Vi <0.01V<IL V =1.5V ,故亦属于逻辑0.3.1.7求图题3.1.7所示电路的输出逻辑表达式.解:图解 3.1.7所示电路中L1=AB ,L2=BC ,L3=D ,L4实现与功能,即L4=L1•L2•L3,而L=4L E g ,所以输出逻辑表达式为L=AB BC D E g g g3.1.9 图题3.1.9表示三态门作总线传输的示意图，图中n 个三态门的输出接到数据传输总线，D1，D2，……Dn 为数据输入端，CS1，CS2……CSn 为片选信号输入端.试问:(1) CS 信号如何进行控制,以便数据D 1,D 2, ……Dn 通过该总线进行正常传输; (2)CS 信号能否有两个或两个以上同时有效?如果出现两个或两个以上有效,可能发生什么情况? (3)如果所有CS 信号均无效,总线处在什么状态?解: (1)根据图解3.1.9可知,片选信号CS1，CS2……CSn为高电平有效,当CSi=1时第i个三态门被选中,其输入数据被送到数据传输总线上,根据数据传输的速度,分时地给CS1，CS2……CSn端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上.(2)CS信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总线不能同时既为0又为1.(3)如果所有CS信号均无效,总线处于高阻状态.3.1.12 试分析3.1.12所示的CMOS电路，说明它们的逻辑功能（A）（B）（C）（D）解：对于图题3.1.12（a）所示的CMOS电路，当EN=0时，2P T和2N T均导通，1P T和1N T 构成的反相器正常工作，L=A，当EN=1时，2P T和2N T均截止，无论A为高电平还是低电平，输出端均为高阻状态，其真值表如表题解3.1.12所示，该电路是低电平使能三态非门，其表示符号如图题解3.1.12（a）所示。
图题3.1.12（b）所示CMOS电路，EN=0时，2P T导通，或非门打开，1P T和1N T构成反相器正常工作，L=A；当EN=1时，2P T截止，或非门输出低电平，使1N T截止，输出端处于高阻状态，该电路是低电平使能三态缓冲器，其表示符号如图题解3.1.12（b）所示。
同理可以分析图题3.1.12（c）和图题3.1.12（d）所示的CMOS电路，它们分别为高电平使能三态缓冲器和低电平使能三态非门，其表示符号分别如图题3.1.12（c）和图题3.1.12（d）所示。
A L0 0 10 1 01 0高阻1 13.1.12（a）A L0 0 00 1 11 0 高阻1 1 高阻3.1.12（b）EN A L0 0 高阻0 1 高阻1 0 01 1 13.1.12（cA L0 0 10 1 01 0 高阻1 1 高阻3.1.12（d）3.2.2 为什么说TTL与非门的输入端在以下四种接法下，都属于逻辑1：（1）输入端悬空；（2）输入端接高于2V的电源；（3）输入端接同类与非门的输出高电压3.6V；（4）输入端接10kΩ的电阻到地。