《集成电路原理与设计》重点内容总结
总结集成电路培训内容,重点描述最感兴趣、对自身工作指导性最强
总结集成电路培训内容,重点描述最感兴趣、对自身工作指导性最强
1. 基础知识：集成电路的定义、历史、发展进程、基本构成单元、常用工艺、材料及其特性、尺寸、制造流程
2. 设计流程：设计前的准备工作、电路设计原理、模拟/数字设计的基本流程、验证与仿真、版图设计、电性能分析等。
3. 工具使用：常见EDA工具的使用、设计规范、模拟与验证工具的使用、版图设计工具的使用、检查与修复工具的使用等。
4. 应用案例分析：将所学的知识应用到实际的集成电路设计中，分析不同应用场景下的实际设计案例，掌握实践经验和技巧。
对于自身工作指导性最强的内容，一般建议关注以下几个方面：
1. 设计流程和工具使用：集成电路设计需要遵循一定的流程，并使用专业的EDA工具进行设计、验证和仿真。
了解这些步骤和工具的使用，可以有效提高设计效率，降低出错率，并使自身工作更加规范和系统化。
2. 版图设计：版图设计是实现电路设计的最后一步，也是最为关键的一步。
需要注意的是，版图设计中一些微小的错误可能会导致整个电路失效，因此应重视版图设计中的各项规格和流程，以确保电路可以正常工作。
3. 应用案例分析：集成电路设计的应用场景非常广泛，因此了解不同应用场景的需求和设计要求，对于自身的工作指导性也是非常有帮助的。
通过分析实际的设计案例，可以更好地掌握设计技能和经验，提高自身的工作质量和效率。
集成电路设计复习资料
集成电路设计复习资料集成电路设计是一门涉及电子工程、计算机科学和物理学等多学科交叉的领域，对于现代电子技术的发展起着至关重要的作用。
以下是为大家整理的集成电路设计的复习资料，希望能对大家的学习有所帮助。
一、集成电路的基本概念集成电路（Integrated Circuit，简称 IC）是将大量的电子元件（如晶体管、电阻、电容等）集成在一个微小的芯片上，实现特定功能的电路。
其优点包括体积小、重量轻、性能高、可靠性强等。
集成电路的分类方式众多，按照集成度可分为小规模集成电路（SSI）、中规模集成电路（MSI）、大规模集成电路（LSI）、超大规模集成电路（VLSI）和特大规模集成电路（ULSI）；按照功能可分为数字集成电路、模拟集成电路和混合信号集成电路；按照制造工艺可分为双极型集成电路、CMOS 集成电路等。
二、集成电路设计流程集成电路设计是一个复杂而系统的工程，通常包括以下几个主要步骤：1、系统规格定义在这一阶段，需要明确设计的目标和要求，包括功能、性能、功耗、成本等方面的指标。
同时，还需要对市场需求、竞争情况进行分析，以确定设计的可行性和竞争力。
2、算法设计与优化对于数字集成电路，需要设计相应的算法，并对其进行优化，以提高性能和降低资源消耗。
例如，在图像处理领域，需要设计高效的图像压缩算法。
3、逻辑设计将算法转换为逻辑电路，使用硬件描述语言（如Verilog 或VHDL）进行描述。
逻辑设计包括组合逻辑和时序逻辑的设计。
4、电路设计根据逻辑设计，进行晶体管级的电路设计，包括晶体管尺寸的确定、偏置电路的设计等。
5、物理设计将电路设计转换为实际的版图，包括布局（确定各个元件在芯片上的位置）和布线（连接各个元件）。
物理设计需要考虑工艺规则、寄生效应等因素，以保证芯片的性能和可制造性。
6、验证与测试对设计进行各种验证，包括功能验证、时序验证、物理验证等，以确保设计的正确性。
同时，还需要进行芯片的测试，包括晶圆测试和封装测试。
半导体集成电路原理与设计—第三章
半导体集成电路原理与设计—第三章半导体集成电路（Integrated Circuit，简称IC）是现代电子技术的基石之一，广泛应用于通信、计算机、消费电子等领域。
在实际的IC设计与制造过程中，原理与设计是至关重要的环节。
第三章主要介绍了半导体集成电路的原理与设计，以下将按照逻辑结构进行论述。
1. 半导体材料与器件半导体材料是制作集成电路的基础，常用的半导体材料有硅（Si）和砷化镓（GaAs）等。
在制造过程中，需要利用半导体材料制作各种器件，如二极管、晶体管、场效应管等。
2. CMOS电路设计基础CMOS（Complementary Metal-Oxide-Semiconductor）是目前最常用的集成电路技术。
该章节将重点介绍CMOS电路的基本原理和设计方法。
CMOS电路具有低功耗、高集成度等优势，在现代电子设备中得到广泛应用。
3. 集成电路数字电路设计数字系统是现代电子设备中最基础的部分，该章节详细介绍了数字电路的设计原理与方法。
其中包括组合逻辑电路、时序逻辑电路、存储器设计等内容。
4. 集成电路模拟电路设计模拟电路在各种电子设备中起着重要作用，本章节将详细介绍集成电路模拟电路设计的基本原理和方法。
主要包括运算放大器设计、滤波器设计等内容。
5. 集成电路布图设计集成电路布图设计是将电路设计转化为实际可制造的布图。
本章节将介绍布图设计的基本规则、工具和步骤，并重点讨论自动布图设计的方法。
在以上各章节中，我们详细学习了半导体材料与器件的基础知识，掌握了CMOS电路设计的基本原理和方法，并对数字电路设计、模拟电路设计以及布图设计等进行了深入学习。
通过本章的学习，我们不仅能够理解半导体集成电路的原理与设计，还能够掌握实际应用中的相关技术。
在日后的实际工作中，我们将能够运用所学知识，设计出高性能、低功耗的集成电路，为电子技术的发展做出更大的贡献。
半导体集成电路原理与设计是现代电子工程师不可或缺的专业知识，希望大家通过本章的学习能够更好地掌握相关技术，为推动电子技术的发展贡献自己的力量。
集成电路原理与设计课件2.1闩锁设计规则和SOI
2λ×2λ 2λ 1.5λ 2λ 2λ 1λ
3λ 3λ
31
90nm CMOS技术主要版 图设计规则
图形 有源区 多晶硅 引线孔 金属1 通孔1－6 金属2－7 通孔7－8 金属8－9
n+/p+
线宽（um） 0.12 0.10 0.12 0.12 0.13 0.14 0.36 0.42
间距（um） 0.14 0.14 0.14 0.12 0.15 0.14 0.34 0.42
版图设计的主要约束条件是面积，对模拟电 路来说还可能会影响性能甚至功能
由于半导体是精细加工，器件和电路的功能 和性能都依赖于版图图形，加工工艺对版图 设计提出限制条件，以避免可能的加工错误， 这些限制条件就是设计规则
18
Design Rules
设计规则是设计者和 工艺工程师之间的接 口
设计规则保证满足设 计规则的设计加工后 的器件可以达到工艺 的标准性能
版图设计是设计过 程的最后一步，也 称作设计实现
Abstraction Conception Validation
Implementation Fabrication
Detail
17
VDD
设计实现－－ Vin
版图设计
Gnd
Vout
铝 多晶硅 有源区 P阱 引线孔 P + 注入框
版图设计的目的是完成集成电路加工所需的 各个掩模版上的图形的设计
Blue Magenta
充来区分 Contact To Poly Black
Contact To DiffusionBlack
Via
Black
Representation
20
设计规则规定同层和不同层数 据之间的宽度和间距等要求
集成电路专业课课程习题重点总结概括归纳O( )O
集成电路专业课课程习题重点总结概括归纳O( )O 集成电路专业课课程习题重点总结概括归纳o(-)o1、集成电路的发展遵循了什么定律？简述集成电路设计流程。
说明版图设计在整个集成电路设计中所起的作用。
请问：摩尔定律：集成电路的集成度，即为芯片上晶体管的数目，内要18个月增加一倍或者每3年翻两番。
版图设计的作用：1、满足电路功能性能指标质量要求2、尽可能节省面积以提高集成度，降低成本3、尽可能缩短连线，以减少复杂度，缩短时间，改善可靠性；2、（1）集成电路设计方法的种类主要有哪些？（2）名词解释：asic、soc、dsp、hdl等常用简写请问：（1）全系列制订设计方法，半制订设计方法，标准单元设计方法，通用型单元设计方法，可编程逻辑电路设计方法。
（2）asic（applicationspecificintergratedcircuits）专用集成电路：指特定用户建议和特定电子系统的须要而设计、生产的集成电路soc(systemonchip)系统及芯片、片上系统：指它是一个产品、是一个有专用目标的集成电路，其中包括完整系统并有嵌入软件的全部内容dsp（digitalsignalprocessing）数字信号处理：就是一门牵涉许多学科而又广为应用于许多领域的新兴学科hdl(hardwaredescriptionlanguage)硬件描述语言：指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种新兴语言3、（1）叙述多晶硅在cmos工艺中所起至的基本促进作用。
（2）假设某材料的方块电阻值为10ω，电阻的长度为30μm，宽度为10μm，该电阻阻值为多少？如果其他条件维持不变，长度变成25μm，则该电阻的阻值又就是多少？答：（1）多晶硅有着与单晶硅相似的特性，并且其特性可随结晶度与杂质原子的改变而改变。
在mos及双极型器件中，多晶硅可用来制作栅极、源极与漏极的欧姆接触、基本连线、薄pn结的扩散源、高值电阻等。
集成电路考点总结
集成电路考点总结填空1、集成电路的加工过程主要是三种基本操作：形成某种材料的薄膜；在薄膜材料上形成所需要的图形；通过掺杂改变材料的电阻率或杂质类型。
2、晶体管有源区、沟道区、漏区统称为有源区，有源区以外的统称场区。
3、当MOS 晶体管加有衬底偏压时，其阈值电压将发生变化，衬底偏压对阈值电压的影响叫衬偏效应（或体效应）。
P914、 MOS 存储器分为随机存储器（RAM ）只读存储器（ROM ）。
MOS 管的RAM 存储器分为动态随机存储器（DRAM ），静态随机存储器（SRAM ）。
5、 MOS 晶体管分为 n 沟道MOS 晶体管、 p 沟道MOS 晶体管两类。
6、富NMOS 电路与富NMOS 电路不能直接级联，但可采取富NMOS 与富PMOS 交替级联的方式（多米诺电路）。
7、 CMOS 集成电路是利用 NMOS 和PMOS 互补性改善电路性能的集成电路。
在 P 型衬底上用n 阱工艺制作CMOS 集成电路。
8、等比例缩小理论包含恒定电场等比例缩小理论（CE ）、恒定电压等比例缩小理论（CV ）、准恒定电场等比例缩小理论（QCE ）。
名词解释1、短沟道效应：MOS 晶体管沟道越短，源漏区PN 结耗尽层电荷在总的沟道耗尽层电荷中占的比例越大，使实际由栅压控制的耗尽层电荷减少，造成阈值电压随沟道长度减小而下降。
2、多米诺CMOS 电路：为避免预充---求值动态电路在预充期间的不真实输出影响下一级电路的逻辑操作，富NMOS 与富NMOS 电路不能直接级联，而是采用富NMOS 与富PMOS 交替级联的方式，或用静态反相器器隔离。
3、 MOS 晶体管阈值电压：沟道区源端半导体表面达到强反型所需要的栅压，假定源和衬底共同接地（对NMOS ）。
4、亚阈值电流：在理想的电流---电压特性中，当GS T V V 时，D I =0，而实际情况是当GS T V <="" 时，mos="" 晶体管表面处于弱反型状态，此时d="">5、瞬态特性：当加在MOS 晶体管各端点的电压随时间变化时，会引起MOS 晶体管内部电荷相应变化，从而表现出电容特性。
集成电路设计总结
集成电路设计总结集成电路设计是现代电子技术的关键领域之一，也是电子产品发展的重要环节。
随着科技的不断进步，集成电路的设计工作也在不断发展和创新。
下面是我对集成电路设计的一些总结和思考，希望能够给你带来一些启发和帮助。
首先，集成电路设计是一项复杂而严谨的工作。
在设计过程中，需要考虑到电路的功能、性能、功耗、面积等方面的要求，同时还要兼顾电路的可靠性和稳定性。
因此，设计师需要具备扎实的电子技术基础知识和丰富的实践经验，才能够完成高质量的设计工作。
其次，集成电路设计需要灵活运用各种设计方法和工具。
现代集成电路设计已经从手工设计逐渐发展为计算机辅助设计（CAD）和自动化设计。
利用CAD工具可以大大提高设计效率和可靠性，同时还能够实现电路设计的自动化和优化。
因此，设计师需要熟练掌握各种CAD工具的使用方法，并且不断跟进技术的发展与更新。
此外，集成电路设计需要与其他相关领域密切合作。
在设计过程中，设计师需要与电子器件的制造商、电路板设计师、封装设计师等密切合作，共同完成整个电子产品的设计与制造。
只有在各个环节协同工作的前提下，才能够实现整个电子系统的高效运行。
同时，集成电路设计还需要关注电路的可测试性和测试方法。
随着集成电路的复杂程度不断提高，电路的测试工作也变得越来越重要。
设计师需要在设计的过程中考虑到电路测试的要求，并且能够采取相应的测试方法和策略，以保证电路的可测试性和可靠性。
最后，集成电路设计要不断追求创新和突破。
随着科技的进步和市场的需求，集成电路设计也在不断变化和发展。
设计师需要不断学习和研究新的技术和方法，保持对行业的敏锐度和前瞻性。
只有不断追求创新和突破，才能够在激烈的市场竞争中取得优势，实现电子产品的商业成功。
综上所述，集成电路设计是一项复杂而严谨的工作，需要设计师具备扎实的基础知识和实践经验，同时灵活运用各种设计方法和工具。
同时，集成电路设计需要与其他领域的合作和密切关注电路的可测试性和测试方法。
《集成电路原理与设计》重点内容总结
《集成电路原理与设计》重点内容总结引言集成电路（Integrated Circuit, IC）作为现代电子工程的核心，其设计和制造技术的发展极大地推动了信息技术的进步。
《集成电路原理与设计》课程涵盖了IC设计的基础理论、工艺技术、设计流程和应用实例，对于电子工程领域的学生和专业人士具有重要意义。
第一部分：集成电路基础1.1 集成电路概述集成电路是将大量电子元件（如晶体管、电阻、电容等）集成在一块半导体材料（通常是硅）上的微型电子器件。
IC的出现极大地减小了电子设备的体积，提高了性能，降低了成本。
1.2 半导体物理基础半导体物理是IC设计的基础。
重点内容包括：半导体材料的特性，如硅和锗的电子结构。
PN结的形成和特性。
载流子（电子和空穴）的行为。
半导体中的扩散和漂移现象。
1.3 晶体管原理晶体管是IC中最基本的放大和开关元件。
重点内容包括：双极型晶体管（BJT）和金属氧化物半导体场效应晶体管（MOSFET）的工作原理。
晶体管的电流-电压特性。
晶体管的开关时间和速度。
第二部分：集成电路设计2.1 设计流程IC设计包括前端设计和后端设计两个主要阶段。
重点内容包括：系统规格定义和功能模块划分。
逻辑设计和电路设计。
物理设计，包括布局、布线和验证。
2.2 设计工具和方法IC设计涉及多种计算机辅助设计（CAD）工具和方法。
重点内容包括：硬件描述语言（如VHDL和Verilog）的使用。
逻辑综合和优化技术。
时序分析和仿真。
2.3 工艺技术IC的制造工艺对设计有重要影响。
重点内容包括：CMOS工艺流程。
工艺参数对IC性能的影响。
新型工艺技术，如FinFET和SOI。
第三部分：集成电路应用3.1 数字集成电路数字IC是实现数字逻辑功能的核心。
重点内容包括：门电路和触发器的设计。
算术逻辑单元（ALU）和微处理器的设计。
存储器的设计，如SRAM、DRAM和Flash。
3.2 模拟集成电路模拟IC用于处理模拟信号。
重点内容包括：放大器、滤波器和振荡器的设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路原理与设计重点容总结第一章 绪论摩尔定律：(P4)集成度大约是每18个月翻一番或者集成度每三年4倍的增长规律就是世界上公认的摩尔定律。
集成度提高原因：倍；二是芯片面积不断增大，大约每三年增大1.5倍；三是器件和电路结构的不断改进。
等比例缩小定律：(种类 优缺点)(P7-8)1.恒定电场等比例缩小规律（简称CE 定律）a.器件的所有尺寸都等比例缩小K 倍，电源电压也要缩小K 倍，衬底掺杂浓度增大K 倍，保证器件部的电场不变。
b.集成度提高K 2倍，速度提高K 倍，功耗降低K 2倍。
c.改变电源电压标准，使用不方便。
阈值电压降低，增加了泄漏功耗。
2.恒定电压等比例缩小规律（简称CV 定律）a.保持电源电压和阈值电压不变，器件的所有几何尺寸都缩小K 倍，衬底掺杂浓度增加K 2倍。
b.集成度提高K 2倍，速度提高K 2倍。
c.功耗增大K 倍。
部电场强度增大，载流子漂移速度饱和，限制器件驱动电流的增加。
3.准恒定电场等比例缩小规则(QCE)器件尺寸将缩小K 倍，衬底掺杂浓度增加lK （1<l<K ）倍，而电源电压则只变为原来的l/K 倍。
是CV 和CE 的折中。
需要高性能取l 接近于K ，需要低功耗取l 接近于1。
写出电路的网表：A BJT AMPVCC 1 0 6 Q1 2 3 0 MQRC 1 2 680 RB 2 3 20K RL 5 0 1K C1 4 3 10U C2 2 5 10U VI 4 0 AC 1 .MODEL MQ NPN IS=1E-14+BF=80 RB=50 VAF=100.OP.END其中.MODEL 为模型语句，用来定义BJT 晶体管Q1的类型和参数。
C i v O -4电路分析类型.OP 直流工作点分析 .TRAN 瞬态分析.DC 直流扫描分析 .FOUR 傅里叶分析.TF 传输函数计算 .MC 蒙特卡罗分析.SENS 灵敏度分析 .STEP 参数扫描分析.AC 交流小信号分析 .WCASE 最坏情况分析.NOISE 噪声分析 .TEMP 温度设置第二章集成电路制作工艺集成电路加工过程中的薄膜：(P15)热氧化膜、电介质层、外延层、多晶硅、金属薄膜。
光刻胶中正胶和负胶的区别:(P16)负胶：曝光的光刻胶发生聚合反应，变得坚固，不易去掉。
正胶：在曝光时被光照的光刻胶发生分解反应，在显影时很容易被去掉，而没有被曝光的光刻胶显影后仍然保留。
因此对同样的掩膜版，用负胶和正胶在硅片上得到是图形刚好相反。
N阱和P阱CMOS结构制作过程：(P21-25)N阱：1、衬底硅片的选择MOS集成电路都选择<100>晶向的硅片，因为这种硅界面态密度低，缺陷少，迁移率高，有利于提高器件性能。
2、制作n阱首先，对原始硅片进行热氧化，形成初始氧化层作为阱区注入的掩蔽层。
然后，根据n阱的版图进行光刻和刻蚀，在氧化层上开出n阱区窗口。
通过注磷在窗口下形成n阱，注入后要进行高温退火，又叫阱区推进，一方面使杂质激活，另一方面使注入杂质达到一定的深度分布。
3、场区氧化首先，在硅片上用热生长方法形成一薄层SiO2作为缓冲层，它的作用是减少硅和氮化硅之间的应力。
然后淀积氮化硅，它的作用是作为场区氧化的掩蔽膜，一方面因为氧或水汽通过氮化硅层的扩散速度极慢，这就有效地阻止了氧到达硅表面；另一方面氮化硅本身的氧化速度极慢，只相当于硅氧化速度的1/25。
通过光刻和刻蚀去掉场区的氮化硅和缓冲的二氧化硅。
接下来进行热氧化，由于有源区有氮化硅保护，不会被氧化，只在场区通过氧和硅起反应生成二氧化硅。
4、制作硅栅目前MOS晶体管大多采用高掺杂的多晶硅作为栅电极，简称硅栅。
硅栅工艺实现了栅和源、漏区自对准，减少了栅-源和栅-漏的覆盖长度，从而减小了寄生电容。
硅栅工艺也叫自对准工艺。
5、形成源、漏区6、形成金属互连线P阱：鸟嘴效应：(P23)在场区氧化过程中，氧也会通过氮化硅边缘向有源区侵蚀，在有源区边缘形成氧化层，伸进有源区的这部分氧化层被形象地称为鸟嘴，它使实际的有源区面积比版图设计的面积缩小。
闩锁效应：(P27)闩锁效应是CMOS集成电路存在一种寄生电路的效应，它会导致V DD和V SS短路，使得晶片损毁。
在CMOS晶片中，在电源和地线之间由于寄生的PNP和NPN双极型BJT相互影响而产生的低阻抗通路，它的存在会使电源和地之间产生大电流，从而破坏芯片或者引起系统错误。
如图所示，如果外界噪声或其他干扰使V out高于V DD或低于0，则引起寄生双极型晶体管Q3或Q4导通，而Q3或Q4导通又为Q1和Q2提供了基极电流，并通过R W或R S使Q1或Q2的发射结正偏，导致Q1或Q2导通。
由于Q1和Q2交叉耦合形成正反馈回路，一旦其中有一个晶体管导通，电流将在Q1和Q2之间循环放大。
若Q1和Q2的电流增益乘积大于1，将使电流不断加大，最终导致电源和地之间形成极大的电流，并使电源和地之间锁定在一个很低的电压（V on+V CES），这就是闩锁效应。
一旦发生闩锁效应可能造成电路永久性破坏，可以采取以下主要措施防止闩锁效应：(1)减小阱区和衬底的寄生电阻R W和R S，这样可以减小寄生双极晶体管发射结的正向偏压，防止Q1和Q2导通。
在版图设计中合理安排n阱接VDD和p型衬底接地的引线孔，减小寄生双极晶体管基极到阱或衬底引出端的距离。
(2)降低寄生双极晶体管的增益。
(3)使衬底加反向偏压。
(4)加保护环，保护环起到削弱寄生NPN晶体管和寄生PNP晶体管之间的耦合作用。
(5)用外延衬底。
(6)采用SOICMOS技术是消除闩锁效应的最有效途径。
第四章 数字集成电路的基本单元电路CMOS 反向器：构成： CMOS 反相器的电路构成，是由一个增强型n 沟MOS 管作为输入管和由一个增强型p 沟MOS 管作为负载管，且两栅极短接作为输入端，两漏极短接作为输出端，N 管源极接地，P 管源极接电源电压V DD ，这就构成了两管功能上的互补。
工作原理： 如图所示的CMOS 反相器电路结构示意图分析其工作过程如下：V i =“0”时：V GSn =0，V GSp =-V DD Þp 管导通，n 管截止ÞV O =“1”=V DDV i =“1”时：V GSn =V i ，V GSp =0Þn 管导通，p 管截止ÞV O =“0”（=0V ）即：V OH -V OL =V DD Þ最大逻辑摆幅，且输出摆幅与p 、n 管W/L 无关（无比电路）。
直流电压传输特性：瞬态特性： 传输延迟时间、负载电容、最高频率。
直流噪声容限： 允许的输入电平变化围。
开门电平： 电路允许的输入高电平的下限关门电平： 电路允许的输入低电平的上限上升时间： 输出从0.1V DD 上升到0.9V DD 所需要的时间下降时间： 输出从0.9V DD 下降到0.1V DD 所需要的时间输出从高向低转换的传输延迟时间：从输入信号上升边的50%到输出信号下降边的50%所经过的延迟时间。
t pHL输出从低向高转换的传输延迟时间：从输入信号下降边的50%到输出信号上升边的50%所经过的延迟时间。
t pLH电路的平均传输延迟时间t p =t pHL +t pLH 2CMOS 反相器的设计：（P230-231）设计一个CMOS 反相器，要求驱动1pF 负载电容时上升时间和下降时间不超过0.5ns 。
采用0.6um 工艺，V DD =5V ，V TN =0.8V ，V TP =-0.9V ，'62'6212010/,6010/N n OX P P OX K u C A V K u C A V --==⨯==⨯。
120.1 1.921[ln()](1)2(1)0.1P P r P P P t ααταα--=+-- 20.1 1.921[ln()](1)2(1)0.1N N f N N N t ααταα--=+-- 解： 由0.18TP P DDV V α-==代入20.1 1.921[ln()](1)2(1)0.1P P r P P P t ααταα--=+--得 1.78r P t τ=因为ns t r 5.0=，所以ns P 28.0=τ 又根据,1L P L P DD C C pF K V τ==，由于外部负载电容很大可以忽略输出节点pn 结电容，得到427.1410/P K A V -=⨯4'6227.1410()23.86010P P P K W L K --⨯⨯===⨯ 同理可得，4'622 6.910()11.512010N N N K W L K --⨯⨯===⨯ 取0.6N P L L um ==，则得um W umW P N 28.149.6==CMOS 与NMOS 反相器性能比较：(P236-237)如果把CMOS 反相器中的PMOS 管作为负载元件，则CMOS 反相器和几种NMOS 反相器的性能差别主要是负载元件的性能差别引起的。
从直流特性看，由于NMOS 反相器中的负载元件是常导通的，因此输出低电平决定于电路的分压比，是有比反相器，达不到最大逻辑摆幅，而且有较大的静态功耗。
CMOS 反相器中的PMOS 管是作为开关器件，在输出高电平时只有PMOS 导通，在输出低电平时只有NMOS 导通，因此是无比电路，可以获得最大的逻辑摆幅，而且不存在直流导通电流，有利于减小静态功耗。
从瞬态特性看，由于NMOS 反相器是有比反相器，为了保证低电平合格，要求参数K r >l ，从而使负载元件提供的充电电流很小，造成电路的上升时间远大于下降时间，成为限制速度的主要因素。
CMOS 反相器可以采用对称设计，负载特性和驱动管特性是对称的，使t r =t f ，从而有利于提高速度。
NMOS 反相器转变区增益有限，噪声容限小。
CMOS 反相器可以采用对称设计，从而可以获得最大的直流噪声容限。
CMOS 电路相对NMOS 电路有很多优点，特别是CMOS 电路低功耗的优点对提高集成密度非常有利。
CMOS 电路的静态功耗非常小，只有泄漏电流引起的静态功耗，因而极大减小的芯片的维持功耗，更加符合发展便携式设备的需求。
另外，CMOS 电路有全电源电压的逻辑摆幅，可以在低电压下工作，因而更适合于深亚微米技术发展的要求。
设计一个CMOS 或非门:(P243-244)设计一个两输入或非门，要求在最坏情况下输出上升时间和下降时间不大于0.5ns ，已知，C L =1pF ，V DD =5V ，V TN =0.8V ，V TP =-0.9V ，采用0.6um 工艺，有K N ′=120×10−6A /V 2，K P ′=60×10−6A /V 2。