操作系统对多核处理器的支持方法
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
多核处理器是单枚芯片（也称为“硅核”），能够直接插入单一的处理器 插槽中，但操作系统会利用所有相关的资源，将它的每个执行内核作为分立的 逻辑处理器。通过在两个执行内核之间划分任务，多核处理器可在特定的时钟 周期内执行更多任务。
多核架构能够使目前的软件更出色地运行，并创建一个促进未来的软件编 写更趋完善的架构。随着向多核处理器的移植，已有软件无需被修改就可支持 多核平台。操作系统专为充分利用多个处理器而设计，且无需修改就可运行。 为了充分利用多核技术，应用开发人员需要在程序设计中融入更多思路，但设 计流程与目前对称多处理（SMP）系统的设计流程相同，并且现有的单线程应 用也将继续运行。
提高IPC可以通过提高指令执行的并行度来实现，而提高并行度有 两种途径：一是提高处理器微架构的并行度；二是采用多核架构。
在采用同样的微架构的情况下，为了达到处理器IPC的目的，我们 可以采用多核的方法，同时有效地控制功耗的急剧上升。
因为：“处理器功耗正比于电流* 电压 * 电压 * 主频”，“IPC正 比于电流”，所以：“处理器功耗正比于 IPC”。
Yanshan University
操作系统对多核处理器的支持方法
8.1.3 多核的出现是技术发展的必然性
1. 晶体管时代即将到来 根据摩尔定律，微处理器的速度以及单片集成度每18个月就会翻一番。经
过发展，通用微处理器的主频已经突破了4GHz，数据宽度也达到64位。在制 造工艺方面也同样以惊人的速度在发展，0.13um工艺的微处理器已经批量生产， 90nm工艺以下的下一代微处理器也已问世。照此下去，到2010年左右，芯片 上集成的晶体管数目预计超过10亿个。因此，体系结构的研究又遇到新的问题： 如何有效地利用数目众多的晶体管？国际上针对这个问题的研究方兴未艾。多 核通过在一个芯片上集成多个简单的处理器核充分利用这些晶体管资源，发挥 其最大的能效。
Yanshan University
操作系统对多核处理器的支持方法
如果通过提高主频来提高处理器的性能，就会使处理器的功耗以指 数（三次方）而非线性（一次方）的速度急剧上升，很快就会触及所谓 的“频率的墙”（frequency wallLeabharlann Baidu。过快的能耗上升，使得业界的多 数厂商寻找另外一个提高处理器性能的因子，提高IPC。
2．门延迟逐渐缩短，而全局连线延迟却不断加长 随着VLSI工艺技术的发展，晶体管特征尺寸不断缩小，使得晶体管门延迟
不断减少，但互连线延迟却不断变大。当芯片的制造工艺达到0.18微米甚至更 小时，线延迟已经超过门延迟，成为限制电路性能提高的主要因素。在这种情 况下，由于CMP（单芯片多处理器）的分布式结构中全局信号较少，与集中式 结构的超标量处理器结构相比，在克服线延迟影响方面更具优势。
由单核处理器增加到双核处理器，如果主频不变的话，IPC理论上 可以提高一倍，功耗理论上也就最多提高一倍，因为功耗的增加是线性 的。而实际情况是，双核处理器性能达到单核处理器同等性能的时候， 前者的主频可以更低，因此功耗的下降也是指数方（三次方）下降的。 反映到产品中就是双核处理器的起跳主频可以比单核处理器更低，性能 更好。
Yanshan University
操作系统对多核处理器的支持方法
由此可见，将来处理器发展的趋势是：为了达到更高的性能， 在采用相同微架构的情况下，可以增加处理器的内核数量同时维持较 低的主频。这样设计的效果是，更多的并行提高IPC，较低的主频有 效地控制了功耗的上升。
处理器实际性能是处理器在每个时钟周期内所能处理器指令数 的总量，因此增加一个内核，理论上处理器每个时钟周期内可执行的 单元数将增加一倍。原因很简单，因为它可以并行的执行指令，含有 几个内核，单位时间可以执行的指令数量上限就会增加几倍。而在芯 片内部多嵌入几个内核的难度要远远比加大内核的集成度要简单很多。 于是，多核就能够在不提高生产难度的前提下，用多个低频率核心产 生超过高频率单核心的处理效能，特别是服务器产品需要面对大量并 行数据，多核心分配任务更能够提高工作效率。可以看作一种多处理 器协作的微缩形式，并且达到更加的性能价格比，一套系统达到多套 系统的性能。
多核技术能够使服务器并行处理任务，而在以前，这可能需要使用多个处 理器，多核系统更易于扩充，并且能够在更纤巧的外形中融入更强大的处理性 能，这种外形所用的功耗更低、计算功耗产生的热量更少。多核技术是处理器 发展的必然。
Yanshan University
操作系统对多核处理器的支持方法
8.1.2 发展多核的原因
Yanshan University
操作系统对多核处理器的支持方法
第八章 多核操作系统
8.1 多核简介 8.2 操作系统对多核处理器的支持方法 8.3 操作系统基于多核平台的优化
Yanshan University
操作系统对多核处理器的支持方法
8.1 多核简介
8.1.1 概述
多内核是指在一枚处理器中集成两个或多个完整的计算引擎（内核）。
功耗问题限制了单核处理器不断提高性能的发展途径。 作为计算机核心的处理器就是将输入的数字化的数据和信息，进行加工和 处理，然后将结果输出。假定计算机的其他子系统不存在瓶颈的话，那么影响 计算机性能高低的核心部件就是处理器。反映在指令上就是处理器执行指令的 效率。 处理器性能 = 主频 * IPC 从上面的公式可以看出，衡量处理器性能的主要指标是每个时钟周期内可 以执行的指令数（IPC: Instruction Per Clock）和处理器的主频。 提高处理器性能就是两个途径：提高主频和提高每个时钟周期内执行的指 令数（IPC）。处理器微架构的变化可以改变IPC，效率更高的微架构可以提高 IPC从而提高处理器的性能。但是，对于同一代的架构，改良架构来提高IPC的 幅度是非常有限的，所以在单核处理器时代通过提高处理器的主频来提高性能 就成了唯一的手段。 不幸的是，给处理器提高主频不是没有止境的，从下面的推导中可以看出， 处理器的功耗和处理器内部的电流、电压的平方和主频成正比，而主频和电压 成正比。 因为：“处理器功耗正比于电流* 电压 * 电压 * 主频”，“主频正比于 电压”，所以：“处理器功耗正比于主频的三次方 ”。
多核架构能够使目前的软件更出色地运行，并创建一个促进未来的软件编 写更趋完善的架构。随着向多核处理器的移植，已有软件无需被修改就可支持 多核平台。操作系统专为充分利用多个处理器而设计，且无需修改就可运行。 为了充分利用多核技术，应用开发人员需要在程序设计中融入更多思路，但设 计流程与目前对称多处理（SMP）系统的设计流程相同，并且现有的单线程应 用也将继续运行。
提高IPC可以通过提高指令执行的并行度来实现，而提高并行度有 两种途径：一是提高处理器微架构的并行度；二是采用多核架构。
在采用同样的微架构的情况下，为了达到处理器IPC的目的，我们 可以采用多核的方法，同时有效地控制功耗的急剧上升。
因为：“处理器功耗正比于电流* 电压 * 电压 * 主频”，“IPC正 比于电流”，所以：“处理器功耗正比于 IPC”。
Yanshan University
操作系统对多核处理器的支持方法
8.1.3 多核的出现是技术发展的必然性
1. 晶体管时代即将到来 根据摩尔定律，微处理器的速度以及单片集成度每18个月就会翻一番。经
过发展，通用微处理器的主频已经突破了4GHz，数据宽度也达到64位。在制 造工艺方面也同样以惊人的速度在发展，0.13um工艺的微处理器已经批量生产， 90nm工艺以下的下一代微处理器也已问世。照此下去，到2010年左右，芯片 上集成的晶体管数目预计超过10亿个。因此，体系结构的研究又遇到新的问题： 如何有效地利用数目众多的晶体管？国际上针对这个问题的研究方兴未艾。多 核通过在一个芯片上集成多个简单的处理器核充分利用这些晶体管资源，发挥 其最大的能效。
Yanshan University
操作系统对多核处理器的支持方法
如果通过提高主频来提高处理器的性能，就会使处理器的功耗以指 数（三次方）而非线性（一次方）的速度急剧上升，很快就会触及所谓 的“频率的墙”（frequency wallLeabharlann Baidu。过快的能耗上升，使得业界的多 数厂商寻找另外一个提高处理器性能的因子，提高IPC。
2．门延迟逐渐缩短，而全局连线延迟却不断加长 随着VLSI工艺技术的发展，晶体管特征尺寸不断缩小，使得晶体管门延迟
不断减少，但互连线延迟却不断变大。当芯片的制造工艺达到0.18微米甚至更 小时，线延迟已经超过门延迟，成为限制电路性能提高的主要因素。在这种情 况下，由于CMP（单芯片多处理器）的分布式结构中全局信号较少，与集中式 结构的超标量处理器结构相比，在克服线延迟影响方面更具优势。
由单核处理器增加到双核处理器，如果主频不变的话，IPC理论上 可以提高一倍，功耗理论上也就最多提高一倍，因为功耗的增加是线性 的。而实际情况是，双核处理器性能达到单核处理器同等性能的时候， 前者的主频可以更低，因此功耗的下降也是指数方（三次方）下降的。 反映到产品中就是双核处理器的起跳主频可以比单核处理器更低，性能 更好。
Yanshan University
操作系统对多核处理器的支持方法
由此可见，将来处理器发展的趋势是：为了达到更高的性能， 在采用相同微架构的情况下，可以增加处理器的内核数量同时维持较 低的主频。这样设计的效果是，更多的并行提高IPC，较低的主频有 效地控制了功耗的上升。
处理器实际性能是处理器在每个时钟周期内所能处理器指令数 的总量，因此增加一个内核，理论上处理器每个时钟周期内可执行的 单元数将增加一倍。原因很简单，因为它可以并行的执行指令，含有 几个内核，单位时间可以执行的指令数量上限就会增加几倍。而在芯 片内部多嵌入几个内核的难度要远远比加大内核的集成度要简单很多。 于是，多核就能够在不提高生产难度的前提下，用多个低频率核心产 生超过高频率单核心的处理效能，特别是服务器产品需要面对大量并 行数据，多核心分配任务更能够提高工作效率。可以看作一种多处理 器协作的微缩形式，并且达到更加的性能价格比，一套系统达到多套 系统的性能。
多核技术能够使服务器并行处理任务，而在以前，这可能需要使用多个处 理器，多核系统更易于扩充，并且能够在更纤巧的外形中融入更强大的处理性 能，这种外形所用的功耗更低、计算功耗产生的热量更少。多核技术是处理器 发展的必然。
Yanshan University
操作系统对多核处理器的支持方法
8.1.2 发展多核的原因
Yanshan University
操作系统对多核处理器的支持方法
第八章 多核操作系统
8.1 多核简介 8.2 操作系统对多核处理器的支持方法 8.3 操作系统基于多核平台的优化
Yanshan University
操作系统对多核处理器的支持方法
8.1 多核简介
8.1.1 概述
多内核是指在一枚处理器中集成两个或多个完整的计算引擎（内核）。
功耗问题限制了单核处理器不断提高性能的发展途径。 作为计算机核心的处理器就是将输入的数字化的数据和信息，进行加工和 处理，然后将结果输出。假定计算机的其他子系统不存在瓶颈的话，那么影响 计算机性能高低的核心部件就是处理器。反映在指令上就是处理器执行指令的 效率。 处理器性能 = 主频 * IPC 从上面的公式可以看出，衡量处理器性能的主要指标是每个时钟周期内可 以执行的指令数（IPC: Instruction Per Clock）和处理器的主频。 提高处理器性能就是两个途径：提高主频和提高每个时钟周期内执行的指 令数（IPC）。处理器微架构的变化可以改变IPC，效率更高的微架构可以提高 IPC从而提高处理器的性能。但是，对于同一代的架构，改良架构来提高IPC的 幅度是非常有限的，所以在单核处理器时代通过提高处理器的主频来提高性能 就成了唯一的手段。 不幸的是，给处理器提高主频不是没有止境的，从下面的推导中可以看出， 处理器的功耗和处理器内部的电流、电压的平方和主频成正比，而主频和电压 成正比。 因为：“处理器功耗正比于电流* 电压 * 电压 * 主频”，“主频正比于 电压”，所以：“处理器功耗正比于主频的三次方 ”。