全数字锁相环原理及应用讲解

全数字锁相环原理及应用

摘要：首先介绍全数字锁相环的结构，及各个模块的作用，接着讲述全数字锁相环的工作原理，然后介绍在全数字锁相环在调频和解调电路、频率合成器中的应用。

关键字：全数字锁相环数字环路鉴相器数字环路滤波器数字压控振荡器

1.前言

锁相环(PLL ，Phase Locked Loop 技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(ADPLL ，All Digital Phase Locked Loop 与传统的模拟电路实现的PLL 相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D 及D/A 转换。随着通讯技术、集成电路技术的飞速发展和系统芯片的深入研究，全数字锁相环将会在其中得到更为广泛的应用。

2.全数字锁相环结构及原理

图1 数字锁相环路的基本结构

（1数字环路鉴相器（DPD ）

数字鉴相器也称采样鉴相器，是用来比较输入信号与压控振荡器输出信号的相位，它的输出电压是对应于这两个信号相位差的函数。它是锁相环路中的关键部件，数字鉴相器的形式可分为：过零采样鉴相器、触发器型数字鉴相器、超前—滞后型数字鉴相器和奈奎斯特速率取样鉴相器。

（2 数字环路滤波器（DLF ）

数字环路滤波器在环路中对输入噪声起抑止作用，并且对环路的校正速度起调节作用。数字滤波器是一种专门的技术，有各种各样的结构形式和设计方法。引入数字环路滤波器和模拟锁相环路引入环路滤波器的目的一样，是作为校正网

络引入环路的。因此，合理的设计数字环路滤波器和选取合适的数字滤波器结构就能使DPLL 满足预定的系统性能要求。

（3 数字压控振荡器（DCO ）

数控振荡器，又称为数字钟。它在数字环路中所处的地位相当于模拟锁相环中的压控振荡器（VCO ）。但是，它的输出是一个脉冲序列，而该输出脉冲序列的周期受数字环路滤波器送来的校正信号的控制。其控制特点是：前一采样时刻得到的校正信号将改变下一个采样时刻的脉冲时间位置。

全数字锁相环工作原理

全数字锁相环的基本工作过程如下：

（1 设输入信号ui （t 和本振信号（数字压控振荡器输出信号）u o （t 分别是正弦和余弦信号，他们在数字鉴相器内进行比较，数字鉴相器的输出是一个与两者间的相位差成比例的电压u d （t。

（2 数字环路滤波器除数字鉴相器输出中的高频分量，然后把输出电压u

c （t 加

到数字压控振荡器的输出端，数字压控振荡器的本振信号频率随着输入电压的变化而变化。如果两者频率不一致，则数字鉴相器的输出将产生低频变化分量，并通过低通滤波器使DCO 的频率发生变化。只要环路设计恰当，则这种变化将使本振信号u o (t 的频率与数字鉴相器输入信号u i (t 的频率一致。

(3最后，如果本振信号的频率和输入信号的频率完全一致，两者的相位差将保持某一个恒定值，则数字鉴相器的输出将是一个恒定直流电压 (忽略高频分量)，数字环路滤波器的输出也是一个直流电压，DCO 的频率也将停止变化，这时，环路处于“锁定状态”。

3.全数字锁相环的特点及应用

全数字化锁相环的共同特点

(1 电路完全数字化，使用逻辑门电路和触发器电路。系统中只有“导通”和“截止”两种工作状态，受外界和电源的干扰的可能性大大减小，电路容易集成，易于制成全集成化的单片全数字锁相环路。因而系统的可靠性大大提高。

(2全数字锁相环路还缓和甚至消除了模拟锁相环路中电压控制振荡器

( VCO )的非线性以及环路中使用运算放大器和晶体管后而出现的饱和及运算放大器和鉴相器的零漂等对环路性能的影响。

(3数字锁相环路的环路部件甚至整个环路都可以直接用微处理机来模拟而实现。

(4全数字锁相环路中，因模拟量转变为数字量所引入的量化误差和离散控制造成的误差，只要系统设计得当，均可以被忽略。

全数字化锁相环的在实际工程中的应用

目前，全数字锁相环路( A DPLL )已在数字通信、无线电电子学及电力系

统自动化等领域中得到了极为广泛的应用。A DPLL 具有精度高、不受温度和电压影响、环路带宽和中心编程频率可调、易于构建高阶锁相环等优点。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。

全数字锁相环在调频和解调电路中的应用

图3 调频电路框图

全数字锁相环在频率合成电路中的应用

在现代电子技术中，为了得到高精度的振荡频率，通常采用石英晶体振荡器。但石英晶体振荡器的频率不容易改变，利用锁相环、倍频、分频等频率合

成技术，可以获得多频率、高稳定的振荡信号输出。

输出信号频率比晶振信号频率大的称为锁相倍频器电路；输出信号频率比晶振

信号频率小的称为锁相分频器电路。锁相倍频和锁相分频电路组成框图如图4 所示：

图4 锁相倍频分频电路组成框图

f i =Nfo

注：图中的N 大于1时，为分频电路；当N 小于1时为倍频电路。

4.总结

本文主要介绍了全数字锁相环的原理及在工程中应用，随着科技的发展，根据不同的需要，单片集成全数字锁相环的商用产品越来越多，它具有精度高、不受温度和电压影响、环路带宽和中心编程频率可调、易于构建高阶锁相环等优点。应用变得越来越广泛。

参考文献

[1]Floyd M.Gardner著，姚剑清译. 锁相环技术. 北京：人民邮电出版社，

2007.11

[2]黄智伟. 锁相环与频率合成器电路设计. 西安：西安电子科大学出版社，

2008.1

[3]王杰敏. 全数字锁相环的设计. 通信电源技术，2009.03

[4]蒲晓婷. 全数字锁相环的设计及分析. 现代电子技术,2008.05