数字电子钟设计说明书

对于时部分我们不能将其分为时个位和时十位单独来看而是将其作为一个整体看成是一个二十四进制计数部分。因此首先我们要用2片74LS90构成一个二十四进制计数器。我们知道对于每一片74LS90来说其内部是由一个二进制计数器和一个异步五进制计数器构成只有将其12引脚与1引脚连在一起才构成一个异步十进制计数器。现在我们要用2片74LS90构成一个二十四进制的计数器若不考虑其它因素构成的方法大概有三种，一是先将两片74LS90构成一个十进制计数器再将这两片十进制计数器级联起来构成一个一百进制的计数器最后再将这个一百进制的计数器改装成一个二十四进制计数器；二是先将一片74LS90改装成一个十进制计数器再与另一个74LS90内部的五进制计数器级联起来构成一个五十进制计数器最后再将这个五十进制的计数器改装成一个二十四进制计数器；三是直接将两片74LS90内部的五进制计数器级联起来构成一个二十五进制的计数器再将这个二十五进制计数器改装成一个二十四进制计数器。但考虑到时部分的计数过程可以排除第三种方法，通过比较一二两种方法明显可以看出第二种方法的连线较为简单，从后面的论述我们还可以发现选择第二种方法的另一个优点。
3.4设
3.4.1
计时部分是数字电子钟整个电路的核心部分，它完成星期、时、分、秒的计数的功能。对于计时部分的每个单元块其组成包括显示器、显示译码驱动器及计数器。除了星期单元块所选用的计数器为具有同步置数功能的74LS161之外其他各单元块均选二—进制异步加法计数器74LS90，显示器均选用LED八段共阴数码管，显示译码驱动器均选用74LS48。
需要说明的是因事先不知道实验室所具有的芯片的型号在完成设计与仿真后才知道自己所用的有些芯片实验室没有（实验室有74ls48、74ls90、74LS161和555定时器而我在设计时用的是74ls248、74ls390、74LS163和晶振）因此后来我又用实验室具有的芯片重新进行了设计并仿真这样使得我做了两份设计虽然两种设计最终所实现的功能时相同的但因使用的芯片不同导致其内部的连接也不同。这里因篇幅的限制在正文部分我将仅对后一种设计进行论述。
1
《现代电子技术》是一门实用性较强的课程。通过对这门课程的学习我掌握了数字逻辑门电路、组合逻辑器件、组合逻辑电路的分析与设计、时序逻辑器件、时序逻辑电路的分析与设计等相关知识。Proteus是一种实用的数字电路仿真软件。虽然我并没有系统的去学习过这种软件。但通过每次实验课的探索性使用，我掌握了Proteus的基本操作。
秒个位完成十进制计数因此只需将74LS90的12引脚和1引脚连接起来即可进行十进制计数。如图3-1所示。
图3-1 将74LS90改装为十进制计数器
秒个位各个组成部分的连接图如图3-2所示。
图3-2 秒个位各组成部分的连接图
在Proteus中调用脉冲发生器并设置其频率为1Hz再将其加到74LS90的14引脚处对秒个位进行仿真，仿真图如图3-3所示。
上述知识以及先修课程所学知识为本次《现代电子技术》课程设计奠定了基础。
就在课程设计的前几天学院的老师给我们买好了数字电路常用的元器件，这为设计物理实现提供了条件。
这次我的课程设计的题目为：数字电子钟的设计。我所设计的数字电子钟的功能有：能显示星期、时、分、秒；能校时；能整点报时
总体来讲，这次设计的实现包括两个过程：设计及Proteus仿真；实物焊接。设计及Proteus仿真可以说是整个设计的最最核心的过程，能否完成好这个过程直接关系到设计的成败。在设计与Proteus仿真这个过程设是对所学理论知识的运用而Proteus仿真是对设计的正确与否的检验以及完成对设计的优化。实物焊接是设计的物理实现。
图3-3 秒个位仿真图
秒十位完成六进制计数因此要将74LS90改装成一个六进制计数器具体连接如图3-4所示。
图3-4 将74LS90改装为六进制计数器
秒十位各个组成部分的连接图如图3-5所示。
图3-5秒十位各组成部分的连接图
对秒十位加脉冲进行仿真如图3-6所示。
图3-6秒十位仿真图
分个位与分十位的连接情况同秒个位与秒十位这里不再赘述。
3正文
3.1设计目标
设计一个能能显示星期、时、分、秒；能校时；能整点报时的数字电子钟。
3.
表一 元器件及芯片汇总
序号
名称
参量值
数量
1
74LS48
7
2
74LS90
6
3
74LS00
4
4
74LS20
3
5
555定时器
2
6
电阻
4个10k,，1个20k，1个80k，1个530Ω，1个430Ω
8
7
固Байду номын сангаас电容
2个0.01uf,1个8uf,1个1uf
4
8
蜂鸣器
1
9
共阴极七段数码管
7
10
74LS161
1
11
直流电源
74LS48为共阴型显示译码驱动器，74LS90有一个二进制计数器和一个异步五进制计数器构成，74LS161为具有异步清零同步置数的十六进制加法计数器，74LS00由4个二输入的与非门构成，74LS20由两个4输入的与非门构成。可参见附录，也可参见各个芯片的引脚所对应的功能可参见正文的设计方法和内容部分的截图（再截图中对于每个芯片的引脚都有相应的能表示引脚功能的字母对其进行标识）。
总的来说，此次课程设计，有助于学生对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。
2
此次课程设计的题目是：数字电子钟设计。完工期限为6月7日至6月17日。由于自身所具备的电子技术的知识还相对较少，也是基于本次课程设计的目的。所以此次课程设计所设计出的系统规模较小也是在情理之中的。从功能上讲它也不可能具备高度的一体化和自动化。基于上述的特点此项目也就更谈不上经济效益和社会效益了。但此次课程设计却是有重大意义的。因为通过这次课程设计加深了我对所学知识的理解，同时也提高了我将理论应用于实践的能力更重要的是它为我在今后设计较大甚至更大的电子信息系统奠定了基础。
3.3设计的总体方案
我所设计的数字电子钟由三大部分构成：计时部分、校时部分、整点报时部分。我设计的顺序为：计时部分、校时部分、整点报时部分、脉冲发生电路。需要说明的是因Proteus自带脉冲发生器所以在计时部分及整点报时部分的设计及仿真过程中并未涉及到脉冲发生电路的设计及仿真而是直接调用了Proteus自带脉冲发生器而将脉冲发生电路的设计及仿真放到了整个数字电子钟设计与仿真的最后。在计时部分的设计及Proteus仿真过程中我采用了先局部后整体的思想，即先将整个计时部分划分为秒个位、秒十位、分个位、分十位、时、星期这样六个单元块再逐块的设计并仿真。在完成各个单元块的设计及仿真后再将它们脉冲进位端连接起来对整个计数部进行仿真。脉冲发生电路用晶振或555定时器实现，在用晶振实现时要用分频器对其分频。
在本次课程设计中我顺利的完成了两种方法的设计与仿真，但在实物焊接的过程却出现了一点问题。具体内容将在正文部分论述。
。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合。