中南大学EDA实验报告
eda实验报告实验总结心得
eda实验报告实验总结心得1.引言1.1 概述本实验报告旨在总结分析EDA实验的过程和结果，并分享实验中的心得体会。
通过本次实验，我学习了EDA（Exploratory Data Analysis）的基本概念和方法，了解到其在数据分析和数据挖掘领域的重要性。
EDA是一种数据分析技术，通过对数据集进行探索性分析，揭示出数据之间的关系、趋势和规律，为后续的数据处理和模型建立提供有效的指导。
通过可视化和统计方法，EDA可以帮助我们深入理解数据集的特征，并发现其中的异常值、缺失值、重复值等问题，为数据清洗和预处理提供依据。
在本次实验中，我们使用了Python编程语言以及相关的数据分析库（如Pandas、Matplotlib等）来进行EDA实验。
实验过程包括了数据集的加载、数据的基本统计信息分析、数据可视化等环节。
通过对数据集进行统计描述和可视化展示，可以更直观地了解数据的分布情况、关联关系以及异常值的存在情况。
本次实验的目的是通过实际操作来掌握EDA技术的应用方法，并能够运用其提供的工具和技巧来解决实际问题。
通过对数据的探索和分析，我们可以更好地理解数据集本身的特点和规律，为后续的数据处理和建模工作打下基础。
总之，本篇实验报告将分享我在进行EDA实验过程中的所见所闻、所思所感，希望能够对读者对于EDA技术的理解和应用有所启发，并为数据分析和挖掘领域的学习提供一些借鉴思路。
1.2 文章结构本篇实验报告共分为引言、正文和结论三个部分。
引言部分主要对本次实验进行概述，说明文章的目的和意义。
在概述中，将简要介绍本次实验的背景以及实验所涉及的主要内容。
接下来，将介绍文章的结构，明确各个章节的内容，使读者可以更好地理解整篇文章的组织结构。
正文部分是本次实验报告的核心部分。
首先，将详细讲述实验的背景，包括实验的目的、相关理论知识和实验的重要性。
其次，将详细描述实验的具体过程，包括实验所使用的材料与方法、实验的步骤和操作，以及实验中的关键数据和实验结果。
EDA实验报告(12份).pdf
实验一组合电路的设计1. 实验目的：熟悉MAX + plus II 的VHDL 文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。
2. 实验内容：设计一个2选1多路选择器，并进行仿真测试，给出仿真波形。
3. 实验程序如下：library ieee;use ieee.std_logic_1164.all; entity mux21a isport(a,b,s:in std_logic;y:out std_logic); end entity mux21a; architecture one of mux21a is beginy<=a when s='0' else b ; end architecture one ;4. 仿真波形（如图1-1所示）图1-1 2选1多路选择器仿真波形5. 试验总结：从仿真波形可以看出此2选1多路选择器是当s为低电平时，y输出为b, 当s为高电平时，y输出为a（y<=a when s='0' else b ;），完成2路选择输出。
实验二时序电路的设计1. 实验目的：熟悉MAX + plus II VHDL文本设计过程，学习简单的时序电路设计、仿真和测试。
2. 实验验内容：设计一个锁存器，并进行仿真测试，给出仿真波形。
3. 实验程序如下：library ieee;use ieee.std_logic_1164.all;entity suocun7 isport(clk: in std_logic;en: in std_logic;D: in std_logic_vector(7 downto 0);B:out std_logic_vector(7 downto 0)); end suocun7;architecture one of suocun7 issignal K: std_logic_vector(7 downto 0); beginprocess(clk,en,D)beginif clk'event and clk='1' thenif en ='0'thenK<=D;end if;end if;end process;B<=K;end one;4.仿真波形（如图2-1所示）图2-1 8位锁存器仿真波形此程序完成的是一个8位锁存器，当时钟上升沿到来（clk'event and clk='1'）、使能端为低电平（en ='0'）时，输出为时钟上升沿时的前一个数，从仿真波形看，实现了此功能。
EDA实验报告完结版
EDA实验报告完结版一、实验目的本次 EDA 实验的主要目的是通过实际操作和设计，深入理解和掌握电子设计自动化（EDA）技术的基本原理和应用。
具体而言，包括熟悉 EDA 工具的使用方法，学会运用硬件描述语言（HDL）进行逻辑电路的设计与描述，以及通过综合、仿真和实现等流程，将设计转化为实际的硬件电路，并对其性能进行评估和优化。
二、实验环境本次实验所使用的 EDA 工具为_____，该工具提供了丰富的功能模块和强大的设计支持，包括原理图编辑、HDL 代码编写、综合、仿真和下载等。
实验所使用的硬件平台为_____开发板，其具备多种接口和资源，便于对设计的电路进行实际验证和测试。
三、实验内容1、基本逻辑门电路的设计与实现使用 HDL 语言（如 Verilog 或 VHDL）设计常见的基本逻辑门电路，如与门、或门、非门等。
通过编写代码，对逻辑门的输入输出关系进行描述，并进行综合和仿真，验证设计的正确性。
2、组合逻辑电路的设计与实现设计并实现较为复杂的组合逻辑电路，如加法器、减法器、编码器、译码器等。
运用 HDL 语言描述电路的功能，进行综合和仿真，确保电路在各种输入情况下的输出结果符合预期。
3、时序逻辑电路的设计与实现设计常见的时序逻辑电路，如计数器、寄存器、移位寄存器等。
在设计过程中，考虑时钟信号、同步复位和异步复位等因素，通过仿真验证时序逻辑的正确性，并对电路的性能进行分析。
4、有限状态机（FSM）的设计与实现设计一个有限状态机，实现特定的功能，如交通信号灯控制器、数字密码锁等。
明确状态转移条件和输出逻辑，通过编写 HDL 代码实现状态机，并进行综合和仿真，验证其功能的准确性。
5、综合与优化对设计的电路进行综合，生成门级网表，并通过优化工具对电路进行面积、速度等方面的优化，以满足特定的设计要求。
6、硬件实现与测试将综合后的设计下载到硬件开发板上，通过实际的输入输出信号，对电路的功能进行测试和验证。
观察电路在实际运行中的表现，对出现的问题进行分析和解决。
EDA实验报告(四选一、四位比较器、加法器、计数器、巴克码发生器)
EDA实验报告(四选一、四位比较器、加法器、计数器、巴克码发生器)EDA实验报告实验14选1数据选择器的设计一、实验目的1．学习EDA软件的基本操作。
2．学习使用原理图进行设计输入。
3．初步掌握器件设计输入、编译、仿真和编程的过程。
4．学习实验开发系统的使用方法。
二、实验仪器与器材1．EDA开发软件一套2．微机一台3．实验开发系统一台4．打印机一台三、实验说明本实验通过使用基本门电路完成4选1数据选择器的设计，初步掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的过程。
实验结果可通过实验开发系统验证，在实验开发系统上选择高、低电平开关作为输入，选择发光二极管显示输出电平值。
本实验使用Quartus II 软件作为设计工具，要求熟悉Quartus II 软件的使用环境和基本操作，如设计输入、编译和适配的过程等。
实验中的设计文件要求用原理图方法输入，实验时，注意原理图编辑器的使用方法。
例如，元件、连线、网络名的放置方法和放大、缩小、存盘、退出等命令的使用。
学会管脚锁定以及编程下载的方法等。
四、实验要求1．完成4选1数据选择器的原理图输入并进行编译；2．对设计的电路进行仿真验证；3．编程下载并在实验开发系统上验证设计结果。
五、实验结果4选1数据选择器的原理图：仿真波形图：管脚分配：实验2 四位比较器一、实验目的1．设计四位二进制码比较器，并在实验开发系统上验证。
2．学习层次化设计方法。
二、实验仪器与器材1．EDA 开发软件 一套 2．微机 一台 3．实验开发系统 一台 4．打印机 一台 5．其它器件与材料 若干 三、实验说明本实验实现两个4位二进制码的比较器，输入为两个4位二进制码0123A A A A 和0123B B B B ，输出为M（A=B ），G （A>B ）和L （A<B ）（如图所示）。
用高低电平开关作为输入，发光二极管作为输出，具体管脚安排可根据试验系统的实际情况自行定义。
中南大学EDA实验报告
中南大学实验报告课程:EDA 技术班级：学号：姓名：指导老师：实验时间：2013年6月EDA---交通灯实验1、实验目的通过此实验让用户进一步了解、熟悉和掌握 CPLD/FPGA 开发软件的的使用方法及Verilog HDL 的编程方法。
学习简单状态机的设计和硬件测试。
2、实验器材主要仪器设备1、微机 1台2、QuartusII集成开发软件 1套3、EDA实验装置 1套3、实验内容本实验的内容是设计一个简易的交通灯控制器，要求能实现红、绿、黄灯三种信号的控制并通过数码管显示倒计时时间。
整个设计在SmartSOPC 实验箱上实现，用第一、第二个数码管显示A方向的倒计时时间，用第七、第八个数码管显示B方向的倒计时时间。
此外，由于缺少交通灯模块，本实验用第一、第二、第三个LED灯代表A方向的红、绿、黄灯三种信号，用第六、第七、第八个LED灯代表B 方向的红、绿、黄等三种信号。
4、实验原理本实验设计的交通灯控制器要求实现对 A、B 两个方向的红、绿、黄灯三种信号的控制，并能实现时间显示的倒计时。
因此每个方向的信号可用一个状态机实现，状态的跳转顺序为红灯-绿灯-黄灯-红灯（另一个的状态应为绿-黄-红-绿），同时设计一个计时器，来记录每种灯的倒计时时间。
最后将交通灯的状态信息输出至数码管和对应LED灯。
注意，一个方向的红灯时间应和另一个方向的绿黄灯时间总和相等。
5、实验步骤1) 启动Quartus II 建立一个空白工程，然后命名为traffic_test.qpf（器件为：EP3C55F484C8）。
2) 完成交通灯控制模块traffic_ctrl.v、交通灯显示模块traffic_display.v，加入顶层模块traffic_test.v，进行综合编译，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。
3) 参考基础实验《LED驱动》及《动态数码管显示》的引脚绑定脚本文件setup.tcl，建立并执行新的引脚绑定脚本文件：setup.tcl。
EDA实验实验报告2
EDA实验实验报告学号：姓名：彭文勇院系：微电子技术系专业：嵌入式教师：李海2010年12月实验一一位全加器的设计实验地点：第二实验楼405同组人员：孙腾坤一、实验目的通过次实验我们逐步了解、熟悉和掌握FPGA开发软件Quartus II 的使用及Verilog HDL的编程方法。
学习用Verilog HDL语言以不同的方式来描述1位全加器及电路的设计仿真和硬件测试。
二、实验原理和内容本实验的内容是建立一个1位全加器。
具体内容包括：（1）使用Quartus II建立工程、编写程序；（2）进行波形仿真验证；（3）进行硬件测试。
通过SmartSOPC试验箱上的按键KEY1~KEY3输入信号，分别为A、B和cin,并通过LED1~ＬＥＤ３指示相应的状态。
输出Ｓｕｍ和ｃｏｕｔ通过LED7和LED8指示（灯亮表示输入或输出为“1”）。
三、实验步骤（1）启动Quartus II建立一个空白工程，然后命名为full_add。
（2）新建Verilog HDL源文件full_add.v，输入程序代码并保存，然后进行综合编译。
若在编译过程中发现错误，则找出并更正错误，直至编译成功为止，并生成图形符号文件full_add.bdf。
（3）波形仿真验证。
（4）新建图形设计文件命名为full_add.bdf并保存。
微电子技术系（5）选择目标器件并对相应的引脚进行锁定，我们选Altera公司Cyclone系列的EP1C6Q240C8芯片，引脚锁定方法参考实验书后面的附录A引脚分配。
将为使用的引脚设置为三态输入（一定要设置否则可能损坏芯片）。
（6）将full_add.bdf设置为顶层实体。
对该工程文件进行全程便已处理。
若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。
（7）将跳线短接帽调解到JP6的KEY1~KEY3、LED0~ＬＥＤ２、LED6和ＬＥＤ７，使KEY1~KEY3、LED１~ＬＥＤ３、LED７、LED８与芯片对应的引脚相连。
EDA实验报告 1
EDA实验报告实验名称Protel DXP软件使用方法小结学号姓名座位号上课时间一、实验目的（1）了解完整的PCB的设计工序及方法（2）掌握绘制原理图的设计方法以及制作元件原理图库、封装库方法（3）掌握PCB板设计方法及其后处理方法二、实验环境Protel DXP软件三、实验要求（1）首先设计电路原理图，要求在设计原理图时要按步骤来设计，必要时添加图形来说明实验过程；（2）其次设计电路的PCB板，具体要求如下：元件的布局采用手工布局的方式，布局时要考虑元件布局的规则；布线采用自动布线的方式，布线前要设计布线的规则；要分步骤来说明PCB的设计过程，必要时添加图形来说明实验过程；四、实验内容1.新建PCB工程File→New→Project→PCB Project在新建的PCB工程列表上选中PCB工程，右键选择保存，后缀名为PrjPCB。
2.新建原理图以及PCB。
File→New→Schematic （原理图）原理图中还能设置页面大小等参数。
File→New→PCB将两者命名保存保存，后缀名分别为：SchDoc 和PcbDoc ，同时再保存一次PCB 工程。
在绘制原理图和PCB的过程中要随时注意保存，避免出现意外而丢失数据。
3.绘制原理图①放置元器件在软件窗口的右侧选择Libraries 菜单栏，从中选着需要的元器件。
如果在该元件库没有所需的元器件，可以通过下拉菜单更改库，或者添加其他库。
搜索元器件的格式为“*+名字”，如“*74LS”，按此格式可以搜索到更为完整的元器件。
找到所需的元器件后，双击，就能添加到原理图的空白处。
②连线当所需的元器件全部都添加好后，点击如图的图标，为各个元器件添加连线、总线、端口符号、接地、电源等。
③为元器件编号在放置元器件的时候，系统默认的编号为“C?”、“L?”等，在生成PCB图之前要先每个元器件编上号码。
有两种方法，一种是手动编号，双击编号处修改即可；另一种为系统自动编号。
《电路与模拟电子技术》EDA实验报告(实验一)
《电路与模拟电子技术》EDA实验报告（实验一）
一、实验目的：
1、验证叠加原理的正确性；
2、验证戴维南定理；
二、实验内容
求下图电路的戴维南等效电路，用此电路验证叠加原理的正确性。
1、戴维南等效电路。
第一步：测ab间的开路电压
第二步：测ab间的短路电流
第三步：求等效电阻：
R=18V/4.5A=4Ω
第四步：ab间的电流为I=18V/（4+8）Ω =1.5A
2、验证叠加原理的正确性
第一步：电路中只有电流源作用时，测出ab间的电流
第二步：电路中只有电压源作用时，测出ab间的电流
第三步：算出ab间的电流I=2A-500mA=1.5A
三、实验总结：
在仿真的过程中出现的问题：
验证叠加原理的正确性的第一步时，遇到错误，截图如下：
原因可能为直接在电压源的两端加了一根导线使其短路，将电压源去掉解决了该问题。
心得：此次实验让我掌握了模拟电路中万能表的使用以及multism7
简单的操作，让我对叠加原理和戴维南定理有了更深刻的了解；实验中遇到到错误让我明白做事要细心，不要想当然地按自己认为的去做。
中南大学EDA课程设计报告
中南大学EDA课程设计报告指导老师：张静秋姓名：梁雪林学号：0909091925专业班级：自动化0905目录一、设计内容简介 (2)二、设计要求 (2)基本要求 (2)提高部分要求 (3)三、方案论证（整体电路设计原理） (3)四、各个模块设计原理 (4)4.1 分频电路模块设计 (5)4.2 秒计时器模块设计 (7)4.3 分计时器模块设计 (9)4.4 小时计时器模块设计 (11)4.5 报时模块设计 (13)五、实验中遇到问题及解决方法 (20)六、结论 (20)七、实验心得 (21)八、参考文献 (22)一、设计内容简介设计一个数字钟，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。
我设计的电路在具有基本功能的基础上，增加了下列功能：改变分频比、不同整点不同报时等；二、设计要求基本要求1、能进行正常的时、分、秒计时功能；2、分别由六个数码管显示时分秒的计时；3、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；4、K2是系统的校分开关；5、K3是系统的校时开关；提高部分要求1、使时钟具有整点报时功能（当时钟计到59’50”时开始报时，四个不同整点发出不同声音）；2、分频比可变；三、方案论证（整体电路设计原理）本实验在实现实验基本功能的基础上，加入了整点报时等功能；图1为实验功能方框图：图1 实验方框图数字计时器基本功能是计时，因此首先需要获得具有精确振荡时间的脉振信号，以此作为计时电路的时序基础，实验中可以使用的振荡频率源为4KHZ，通过分频获得所需脉冲频率（1Hz,1KHz,500Hz）。
为产生秒位，设计一个模60计数器，对1HZ的脉冲进行秒计数，产生秒位；为产生分位，通过秒位的进位产生分计数脉冲，分位也由模60计数器构成；为产生时位，用一个模24计数器对分位的进位脉冲进行计数。
整个数字计时器的计数部分共包括六位：时十位、时个位、分十位、分个位、秒十位和秒个位。
(完整word版)EDA实验报告
计算机学院计算机科学与技术专业1班____组、学号姓名协作者______________ 教师评定_________________实验题目_________基于Libero的数字逻辑设计仿真及验证实验_________1、熟悉EDA工具的使用；仿真基本门电路。
2、仿真组合逻辑电路。
3、仿真时序逻辑电路。
4、基本门电路、组合电路和时序电路的程序烧录及验证。
5、数字逻辑综合设计仿真及验证。
实验报告1、基本门电路一、实验目的1、了解基于Verilog的基本门电路的设计及其验证。
2、熟悉利用EDA工具进行设计及仿真的流程。
3、学习针对实际门电路芯片74HC00、74HC02、74HC04、74HC08、74HC32、74HC86进行VerilogHDL设计的方法。
二、实验环境Libero仿真软件。
三、实验内容1、掌握Libero软件的使用方法。
2、进行针对74系列基本门电路的设计，并完成相应的仿真实验。
3、参考教材中相应章节的设计代码、测试平台代码（可自行编程），完成74HC00、74HC02、74HC04、74HC08、74HC32、74HC86相应的设计、综合及仿真。
）4、提交针对74HC00、74HC02、74HC04、74HC08、74HC32、74HC86（任选一个．．．．的综合结果，以及相应的仿真结果。
四、实验结果和数据处理1、所有模块及测试平台代码清单．．(完整word版)EDA实验报告//74HC00代码-与非module HC00(A,B,Y);input [4:1]A,B;output [4:1]Y;assign Y=~(A&B);//与非endmodule//74HC00测试平台代码`timescale 1ns/1nsmodule testbench();reg [4:1] a,b;wire [4:1] y;HC00 u1(a,b,y);initialbegina=4'b0000;b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;a=4'b1111;b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;(完整word版)EDA实验报告endendmodule//74HC02代码-或非module HC02(A,B,Y);input [4:1]A,B;output [4:1]Y;assign Y=~(A|B);//或非endmodule//74HC02测试平台代码`timescale 1ns/1nsmodule testbench();reg [4:1] a,b;wire [4:1] y;HC00 u1(a,b,y);initialbegina=4'b0000;b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;a=4'b1111;b=4'b0001;(完整word版)EDA实验报告#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC04代码-非module HC04(A,Y);input [4:1]A;output [4:1]Y;assign Y=~A;endmodule//74HC04测试平台代码`timescale 1ns/1nsmodule testbench();reg [4:1] a,b;wire [4:1] y;HC00 u1(a,b,y);initialbegina=4'b0000;b=4'b0001;#10 b=b<<1;(完整word版)EDA实验报告#10 b=b<<1;#10 b=b<<1;a=4'b1111;b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC08代码-与module HC08(A,B,Y);input [4:1]A,B;output [4:1]Y;assign Y=A&B;endmodule//74HC08测试平台代码`timescale 1ns/1nsmodule testbench();reg [4:1] a,b;wire [4:1] y;HC00 u1(a,b,y);initialbegin(完整word版)EDA实验报告a=4'b0000;b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;a=4'b1111;b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC32代码-或module HC32(A,B,Y);input [4:1]A,B;output [4:1]Y;assign Y=A|B;endmodule//74HC32测试平台代码`timescale 1ns/1nsmodule testbench();reg [4:1] a,b;wire [4:1] y;(完整word版)EDA实验报告HC00 u1(a,b,y);initialbegina=4'b0000;b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;a=4'b1111;b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC86代码-异或module HC86(A,B,Y);input [4:1]A,B;output [4:1]Y;assign Y=A^B;endmodule//74HC86测试平台代码`timescale 1ns/1ns(完整word 版)EDA 实验报告module testbench(); reg [4:1] a,b; wire [4:1] y;HC00 u1(a,b,y);initial begin a=4'b0000;b=4'b0001; #10 b=b<<1; #10 b=b<<1; #10 b=b<<1;a=4'b1111;b=4'b0001; #10 b=b<<1; #10 b=b<<1;#10 b=b<<1;endendmodule2、第一次仿真结果（任选一个．．．．门，请注明，．．．．．．插入截图，．．．．．下同．．）。
EDA实验报告
EDA课程实践感悟EDA是电子设计自动化（Electronic Design Automation）的英文缩写，是随着集成电路和计算机技术飞速发展应运而生的一种快速、有效、高级的电子设计自动化工具。
这次学校为我们安排的EDA 课程包括了课堂讲授、课后自修以及课程实验三个环节，从这次课程当中我学习到了很多关于电子设计自动化的基础知识，锻炼提高了多方面的综合能力。
一自己对EDA的了解通过课堂老师的讲述和课后对书本的自习，我初步了解了EDA的特征和优势，目标和流程并知道了一些EDA公司和工具，并学习了可编程逻辑器件基础。
1 EDA的特征和优势在现代电子设计中，几乎所有的设计工作都需要在计算机上进行。
，设计者只需完成对系统功能的描述，就可以由计算机软件进行处理得到设计结果。
EDA以硬件描述语言(Hardware Description Language)为系统逻辑描述手段完成的设计文件可以自动完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、布局布线和仿真测试，直至实现既定的电子线路系统功能。
飞速发展EDA 技术使得“自定而下”的设计方法被广泛使用。
在这种新的设计方法中，由用户也对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路ASIC来实现。
用户首先从系统级设计入手，在顶层进行功能方框图的划分和结构设计；在方框图以及进行仿真、纠错看，并用硬件描述语言对高层次的系统行为进行描述；用逻辑综合优化工具生成具体的门级逻辑电路的网表，其对应的物理实现可以是印制电路板或专用集成电路。
EDA技术便利了复杂系统的设计，为用户提供了强大的系统建模和电路仿真功能，全方位地利用计算机和自动设计、仿真和测试技术，降低了设计者的硬件知识和硬件经验的要求。
2 EDA的设计流程一个典型的EDA 设计流程主要包括设计准备，设计输入、设计处理、器件变成和设计验证等五个基本步骤。
设计输入有多种方式，包括采用硬件描述语言进行设计的文本输入方式、图形输入方式和波形输入方式，或者采用文本、图形两者混合的设计输入方式，也可以采用“自顶向下”的层次设计方法，将多个输入和并为一个设计文件。
EDA课程设计实验报告
《EDA课程设计》报告学号：姓名：班级：指导教师：2013年6 月24日- 2013年7 月5日目录1.引言 ............................................................................................................... 错误!未定义书签。
2.原理图的设计................................................................................................ 错误!未定义书签。
文件的新建............................................................................................... 错误!未定义书签。
原理图文件XX .Sch的建立 ..................................................................... 错误!未定义书签。
元件库的导入........................................................................................... 错误!未定义书签。
原理图中各元件的布局和连线 (3)3.原理图新元件的设计 (4)元件库XX .Lib文件的建立 (4)原理图元件的画法................................................................................... 错误!未定义书签。
注意事项................................................................................................... 错误!未定义书签。
EDA实验报告(包含多个实验)
海南大学EDA实验报告学院：信息科学与技术学院专业班级：09理科实验班课程：EDA任课教师：***姓名：***学号：**************实验一 MAX –plusII及开发系统使用一、实验目的1、熟悉利用MAX-plusⅡ的原理图输入方法设计简单的组合电路2、掌握层次化设计的方法3、熟悉DXT-BⅢ型EDA试验开发系统的使用二、主要实验设备PC 机一台（中档以上配置），DXT-B3 EDA实验系统一台。
三、实验原理数字系统设计系列实验是建立在数字电路基础上的一个更高层次的设计性实验。
它是借助可编程逻辑器件（PLD），采用在系统可编程技术（ISP），利用电子设计自动化软件（EDA），在计算机（PC）平台上进行的。
4位全加器设计一个4位全加器可以由4个1位全加器构成，如图1.1所示，1位的全加器串行联接可以实现4位的二进制全加器。
图1.1 4位全加器电路原理图1位全加器可以由两个半加器和一个或门构成，如图1.2所示。
图1.2 全加器电路原理图1位半加器可以由与、或、非等基本门构成，如图1.3所示。
图1.3 半加器电路原理图根据实验原理中，采用层次法设计一个4位全加器。
四、实验步骤1、如图1.3所示，利用MAX-plusⅡ中的图形编辑器设计一半加器，进行编译、仿真，并将其设置成为一元件（可根据需要对元件符号进行调整）。
注意：编译之前必须将文件设为当前文件。
2、建立一个更高得原理图设计层次，如图1.2所示，利用前面生成的半加器元件设计一全加器，进行编译、仿真，并将其设置成为一元件（可根据需要对元件符号进行调整）。
3、再建立一个更高得原理图设计层次，如图1.1所示，利用前面生成的半加器元件设计一全加器，进行编译、仿真。
五、实验报告要求：详细描述4位全加器的设计过程，给出各层的电路原理图、元件图（原理图）以及对应的仿真波形；给出加法器的延时情况；最后给出硬件测试的流程和结果。
1)半加器图半加器仿真图2)全加器图全加器仿真图3)四位全加器仿真图实验二十进制计数器一、实验目的学习时序电路的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。
EDA实验报告
EDA实验报告一、实验目的本次 EDA 实验的主要目的是熟悉电子设计自动化（EDA）软件的使用，掌握数字电路的设计、仿真和实现流程，提高对数字逻辑电路的理解和设计能力。
二、实验设备与环境1、计算机一台2、 EDA 软件（如 Quartus II 等）三、实验原理1、数字逻辑基础数字电路中的基本逻辑门包括与门、或门、非门、与非门、或非门等。
通过这些基本逻辑门的组合，可以实现各种复杂的数字逻辑功能。
2、组合逻辑电路组合逻辑电路的输出仅取决于当前的输入，不存在存储单元。
常见的组合逻辑电路有加法器、编码器、译码器等。
3、时序逻辑电路时序逻辑电路的输出不仅取决于当前的输入，还与电路的过去状态有关。
常见的时序逻辑电路有计数器、寄存器等。
四、实验内容1、设计一个简单的加法器使用基本逻辑门设计一个两位加法器，输入为两个两位的二进制数A 和 B，输出为它们的和 S 以及进位 C。
2、设计一个 4 位计数器实现一个 4 位的计数器，能够在时钟信号的上升沿进行计数，计数范围为 0 到 15。
3、设计一个数码管显示译码器将输入的 4 位二进制数转换为数码管的 7 段显示编码，实现数字 0 到 9 的显示。
五、实验步骤1、加法器设计（1）打开 EDA 软件，创建一个新的项目。
（2）使用原理图输入方式，绘制出加法器的逻辑电路图，包括两个半加器和一个或门。
（3）对设计进行编译，检查是否存在语法错误。
（4）创建仿真文件，设置输入信号的激励，进行功能仿真，观察输出结果是否符合预期。
2、计数器设计（1）在项目中新建一个模块，使用 Verilog HDL 语言描述计数器的功能。
（2）编写测试代码，对计数器进行仿真验证。
（3）将计数器下载到硬件开发板上，通过观察实际的输出结果验证其功能。
3、数码管显示译码器设计（1）同样使用原理图输入方式，设计数码管显示译码器的逻辑电路。
（2）进行编译和仿真，确保译码器的功能正确。
（3）将译码器与计数器连接起来，实现数码管的动态显示。
EDA实验报告含结果图
EDA电子课程实验报告专业：班级：姓名：学号：实验一四人表决器一实验目的1、熟悉Quartus II软件的使用。
2、熟悉EDA-IV实验箱。
3、熟悉EDA开发的基本流程。
二硬件需求1、RC-EDA-IV型实验箱一台；2、RC-EDA-IV型实验箱配套USB-Blaster下载器一个；3、PC机一台。
三实验原理所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。
四人表决器顾名思义就是由四个人来投票，当同意的票数大于或者等于3人时，则认为同意；反之，当否决的票数大于或者等于2人时，则认为不同意。
实验中用4个拨挡开关来表示4个人，当对应的拨挡开关输入为‘1’时，表示此人同意；否则若拨挡开关输入为‘0’时，则表示此人反对。
表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。
四实验内容VHDL程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;--------------------------------------------------------------------entity EXP3 isport(k1,K2,K3,K4 : in std_logic;ledag : out std_logic_vector(3downto 0);m_Result : out std_logic);end EXP3;--------------------------------------------------------------------architecture behave of EXP3 issignal K_Num : std_logic_vector(2 downto 0); signal K1_Num,K2_Num: std_logic_vector(2 downto 0); signal K3_Num,K4_Num: std_logic_vector(2 downto 0);beginprocess(K1,K2,K3,K4)beginK1_Num<='0'&'0'&K1;K2_Num<='0'&'0'&K2;K3_Num<='0'&'0'&K3;K4_Num<='0'&'0'&K4;end process;process(K1_Num,K2_Num,K3_Num,K4_Num,)beginK_Num<=K1_Num+K2_Num+K3_Num+K4_Num;end process;process(K_Num) beginif(K_Num>2) thenm_Result<='1';elsem_Result<='0';end if;end process;end behave;实验电路实验二格雷码转换一实验目的1、了解格雷码变换的原理。
eda课程设计实验报告
eda课程设计实验报告一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握EDA工具的使用方法。
2. 学生能运用所学知识，设计并实现基本的数字电路。
3. 学生了解数字电路的设计流程，掌握设计规范，具备初步的电路分析能力。
技能目标：1. 学生能独立操作EDA软件，完成电路的原理图绘制、仿真和布局布线。
2. 学生通过实验报告的撰写，提高实验数据分析、总结归纳的能力。
3. 学生在小组合作中，提高沟通协调能力和团队协作能力。
情感态度价值观目标：1. 学生培养对电子科学的兴趣，激发创新意识，增强实践能力。
2. 学生在实验过程中，形成严谨的科学态度，提高问题解决能力。
3. 学生通过课程学习，认识到科技发展对国家和社会的重要性，增强社会责任感。
课程性质：本课程为实践性较强的电子设计课程，旨在培养学生的实际操作能力、创新意识和团队合作精神。
学生特点：六年级学生具有一定的电子知识基础，好奇心强，喜欢动手实践，但需加强对理论知识的理解和应用。
教学要求：结合学生特点，注重理论与实践相结合，充分调动学生的积极性，提高学生的实践能力和创新能力。
将课程目标分解为具体的学习成果，便于教学设计和评估。
二、教学内容根据课程目标，本章节教学内容主要包括以下几部分：1. EDA基本概念与工具介绍- 电子设计自动化原理简介- 常用EDA软件功能与操作方法2. 数字电路设计基础- 数字电路基本元件及功能- 原理图绘制与仿真分析3. 布局布线与PCB设计- PCB设计流程与方法- 布局布线技巧与规范4. 实验报告撰写- 实验数据整理与分析- 实验总结与反思教学大纲安排如下：第一周：- EDA基本概念与工具介绍- 数字电路基本元件及功能第二周：- 原理图绘制与仿真分析第三周：- 布局布线与PCB设计第四周：- 实验报告撰写教学内容与教材关联性：本教学内容与教材《电子技术基础与实践》第六章“电子设计自动化”相关章节紧密相连，确保了教学内容的科学性和系统性。
中南大学电工电子实习报告（共9篇）
中南大学电工电子实习报告(共9篇) ：篇一：中南大学电工电子实习报告中南大学电工电子实习报告中南大学电工电子实习报告（一）一、实习内容：（1）学习识别简单的电子元件与电子线路；（2）学习并掌握收音机的工作原理；（3）按照图纸焊接元件，组装一台收音机，并掌握其调试方法。
二、实习器材介绍：（1）电烙铁：由于焊接的元件多，所以使用的是外热式电烙铁，功率为30w，烙铁头是铜制。
（2）螺丝刀、镊子等必备工具。
（3）松香和锡，由于锡它的熔点低，焊接时，焊锡能迅速散步在金属表面焊接牢固，焊点光亮美观。
（4）两节5号电池。
三、实习目的：电子技术实习的主要目的就是培养我们的动手能力，同金工实习的意义是一样的，金工实习要求我们都日常的机械车床，劳动工具能够熟练使用，能够自己动手做出一个像样的东西来。
而电子技术实习就要我们对电子元器件识别，相应工具的操作，相关仪器的使用，电子设备制作、装调的全过程，掌握查找及排除电子电路故障的常用方法有个更加详实的体验，不能在面对这样的东西时还像以前那样一筹莫展。
有助于我们对理论知识的理解，帮助我们学习专业知识。
使我们对电子元件及收音机的装机与调试有一定的感性和理性认识，打好日后深入学习电子技术基础。
同时实习使我获得了收音机的实际生产知识和装配技能，培养理论联系实际的能力，提高分析问题和解决问题的能力，增强独立工作的能力。
同时也培养同学之间的团队合作、共同探讨、共同前进的精神。
具体目的如下：熟悉手工焊锡的常用工具的使用及其维护与修理。
基本掌握手工电烙铁的焊接技术，能够独立的完成简单电子产品的安装与焊接。
熟悉电子产品的安装工艺的生产流程。
熟悉印制电路板设计的步骤和方法，熟悉手工制作印制电板的工艺流程，能够根据电路原理图，元器件实物设计并制作印制电路板。
熟悉常用电子器件的类别、型号、规格、性能及其使用范围，能查阅有关的电子器件图书。
能够正确识别和选用常用的电子器件，并且能够熟练使用普通万用表和数字万用表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中南大学实验报告课程:eda 技术班级：学号：姓名：指导老师：实验时间：2013年6月eda---交通灯实验1、实验目的通过此实验让用户进一步了解、熟悉和掌握 cpld/fpga 开发软件的的使用方法及verilog hdl 的编程方法。
学习简单状态机的设计和硬件测试。
2、实验器材主要仪器设备1、微机 1台2、quartusii集成开发软件 1套3、eda实验装置 1套3、实验内容本实验的内容是设计一个简易的交通灯控制器，要求能实现红、绿、黄灯三种信号的控制并通过数码管显示倒计时时间。
整个设计在smartsopc 实验箱上实现，用第一、第二个数码管显示a方向的倒计时时间，用第七、第八个数码管显示b方向的倒计时时间。
此外，由于缺少交通灯模块，本实验用第一、第二、第三个led灯代表a方向的红、绿、黄灯三种信号，用第六、第七、第八个led灯代表b方向的红、绿、黄等三种信号。
4、实验原理本实验设计的交通灯控制器要求实现对 a、b 两个方向的红、绿、黄灯三种信号的控制，并能实现时间显示的倒计时。
因此每个方向的信号可用一个状态机实现，状态的跳转顺序为红灯-绿灯-黄灯-红灯（另一个的状态应为绿-黄-红-绿），同时设计一个计时器，来记录每种灯的倒计时时间。
最后将交通灯的状态信息输出至数码管和对应led灯。
注意，一个方向的红灯时间应和另一个方向的绿黄灯时间总和相等。
5、实验步骤1) 启动quartus ii 建立一个空白工程，然后命名为traffic_test.qpf（器件为：ep3c55f484c8）。
2) 完成交通灯控制模块traffic_ctrl.v、交通灯显示模块traffic_display.v，加入顶层模块traffic_test.v，进行综合编译，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。
3) 参考基础实验《led驱动》及《动态数码管显示》的引脚绑定脚本文件setup.tcl，建立并执行新的引脚绑定脚本文件：setup.tcl。
（rst_n为pin_b11）；4) 对该工程文件进行全程编译处理，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。
5) 确保jp6上的led0-led7已通过跳线与fpga引脚相连。
6) 按核芯板上的复位按键，观察交通灯是否正常运作。
5. 结构图6、实验分析1、分频模块本实验采用了100hz 的时钟做扫描频率，2.5hz 的时钟做计数频率，故需要2 个时钟。
p1:process(clk)--分频variable count1:std_logic_vector(7 downto 0);beginif clkevent and clk=1 thencount1:=count1+1;if count1<20 thenclkk<=0;elsif count1<40 thenclkk<=1;else count1:=00000000;clkk<=0;end if;end if;end process p1分频模块封装好时序仿真结果如下：2、计数模块本实验共有3种模的计数，分别为模30、模5和模25，而且是减1计数。
用一个变量来选择给数码管赋不同的初值，以实现不同的模值计数。
p2: process(m,cz)--赋不同初值variable z:std_logic_vector (7 downto 0);begincase m iswhen 00 => z:=01100000;--60when 01 => z:=00100000;--20when 10 => z:=00000100;--4when others=> null;end case;if cz=11 or cz=10 or rst=0 then bcd<=z;b<=1;else b<=0;end if;end process p2;p22:process(clkk,en,rst)--减1计数variable bcd2:std_logic_vector(7 downto 0):=01100000;beginif rising_edge(clkk) thencase b iswhen 1=>bcd2:=bcd;when others=> null;end case;if rst=1 thenif en=1 thenif bcd2>1 thenif bcd2(3 downto 0)=0000 then--bcd2:=bcd2-7;bcd2(7 downto 4):=bcd2(7 downto 4)-0001;bcd2(3 downto 0):=1001;else bcd2:=bcd2-1;end if;elseif zt=00 thens60<=1;s20<=0;s4<=0;elsif zt=10 then 8s60<=0;s20<=1;s4<=0;else s60<=0;s20<=0;s4<=1;--else s60<=1;s20<=1;s4<=1;end if;end if;end if;end if;end if;bbccdd<=bcd2;end process p22;计数模块封装好时序仿真图如下：当30s 绿灯还没有计数完s=1，状态仍然维持不变（计数不变）当0s 后s=1，状态改变（计数改变）3、状态转换模块由于交通灯的状态是在 4 个状态中循环，故可以利用状态机来完成交通灯的状态转换，状态机转化的条件如下：模块程序如下p3:process(states,clk,s60,s4,s20)--状态转移beginif rising_edge(clk) thencase states iswhen mgcr=> case a iswhen 1=>cz<=00;a<=0;when others=>null;end case;if s60=1 thenif s=1 thenstates<=mycr;m<=10;zt<=01;cz<=11;a<=1; else cz<=10;end if;else cz<=00;end if;when mycr=> case a iswhen 1=>cz<=00;a<=0;when others=>null;end case;if s4=1 thenstates<=mrcg;m<=01;zt<=10;cz<=11;a<=1; else cz<=00;end if; 11when mrcg=> case a iswhen 1=>cz<=00;a<=0;when others=>null;end case;if (s=0 or (s20=1 and s=1)) thenstates<=mrcy;m<=10;zt<=11;cz<=11;a<=1; else cz<=00;end if;when mrcy=> case a iswhen 1=>cz<=00;a<=0;when others=>null;end case;if s4=1 thenstates<=mgcr;m<=00; zt<=00;cz<=11;a<=1;else cz<=00;end if;end case;end if;end process p3;时序仿真图如下：4、显示模块完成要显示的数由bcd 码转化为相应的数码管七段码，由于数码管采用动态扫描的显示方式，还需要产生位选信号。
程序如下：p4:process (clk)--数码管显示variable sseell:std_logic_vector(2 downto 0);beginif clkevent and clk=1 thenif sseell<001 thensseell:=sseell+1;else sseell:=000;end if;end if;sel<=sseell;case sseell iswhen 000=>xianshi<= bbccdd ( 7 downto 4);when 001=>xianshi<= bbccdd ( 3 downto 0 );when others=>null;end case;case xianshi iswhen 0000=>qiduan<=00111111;when 0001=>qiduan<=00000110;when 0010=>qiduan<=01011011;when 0011=>qiduan<=01001111;when 0100=>qiduan<=01100110;when 0101=>qiduan<=01101101;when 0110=>qiduan<=01111101;when 0111=>qiduan<=00000111;when 1000=>qiduan<=01111111;when 1001=>qiduan<=01101111;when others=> null;end case;end process p4;时序仿真图如下：1. 顶层原理图：通过例化好的元件符号，在顶层文件中绘制原理图，来综合实现交通灯的整体功能。