modelsim基本使用方法
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Verilog模块的编写和验证举例
测试模块 产生信号
Ain Bin
被测模块
被测模块ቤተ መጻሕፍቲ ባይዱ
Sumout 对测试信号
的响应
Adder4bit_test 4位全加器测试
Adder4bit 4位全加器
.
9
.
10
.
11
.
12
.
13
.
14
.
15
.
16
.
17
此课件下载可自行编辑修改，此课件供参考！ 部分内容来源于网络，如有侵权请与我联系删除！
测试模块 产生信号
Ain Bin
被测模块
被测模块ቤተ መጻሕፍቲ ባይዱ
Sumout 对测试信号
的响应
Adder4bit_test 4位全加器测试
Adder4bit 4位全加器
.
9
.
10
.
11
.
12
.
13
.
14
.
15
.
16
.
17
此课件下载可自行编辑修改，此课件供参考！ 部分内容来源于网络，如有侵权请与我联系删除！